[發(fā)明專利]形成電容掩模的方法有效
| 申請?zhí)枺?/td> | 201810605875.2 | 申請日: | 2018-06-13 |
| 公開(公告)號: | CN110600429B | 公開(公告)日: | 2020-09-15 |
| 發(fā)明(設(shè)計)人: | 張峰溢;李甫哲;林盈志;林剛毅 | 申請(專利權(quán))人: | 聯(lián)華電子股份有限公司;福建省晉華集成電路有限公司 |
| 主分類號: | H01L21/8239 | 分類號: | H01L21/8239;H01L21/027 |
| 代理公司: | 北京市柳沈律師事務(wù)所 11105 | 代理人: | 陳小雯 |
| 地址: | 中國臺*** | 國省代碼: | 臺灣;71 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 形成 電容 方法 | ||
本發(fā)明公開一種形成電容掩模的方法,包含有下述步驟。首先,形成一塊狀犧牲圖案以及多個長條狀犧牲圖案于一掩模層上。接著,形成間隙壁于塊狀犧牲圖案以及此些長條狀犧牲圖案的側(cè)壁。接續(xù),移除此些長條狀犧牲圖案但保留塊狀犧牲圖案。續(xù)之,填入一材料于此些間隙壁之間以及塊狀犧牲圖案上,其中材料具有一平坦頂面。然后,在填入材料之后,形成一圖案化光致抗蝕劑,覆蓋塊狀犧牲圖案以及此些間隙壁的一部分,但暴露出此些間隙壁的另一部分。
技術(shù)領(lǐng)域
本發(fā)明涉及一種形成電容掩模的方法,且特別是涉及一種以犧牲圖案形成動態(tài)隨機(jī)存取存儲器的電容掩模的方法。
背景技術(shù)
隨機(jī)存取存儲器(RAM:Random Access Memory)使用時可以讀取數(shù)據(jù)也可以寫入數(shù)據(jù),當(dāng)電源關(guān)閉以后數(shù)據(jù)立刻消失。由于隨機(jī)存取存儲器的數(shù)據(jù)更改容易,所以一般應(yīng)用在個人計算機(jī)作為暫時存儲數(shù)據(jù)的存儲器。隨機(jī)存取存儲器又可以細(xì)分為「動態(tài)(Dynamic)」與「靜態(tài)(Static)」兩種。其中,「動態(tài)隨機(jī)存取存儲器(DRAM:Dynamic RAM)」是以1個晶體管加上1個電容來存儲1個位(1bit)的數(shù)據(jù),而且使用時必須要周期性地補(bǔ)充電源來保持存儲的內(nèi)容,故稱為「動態(tài)(Dynamic)」。動態(tài)隨機(jī)存取存儲器構(gòu)造較簡單(1個晶體管加上1個電容來存儲1個位的數(shù)據(jù))使得存取速度較慢(電容充電放電需要較長的時間),但是成本也較低,因此一般都制作成對容量要求較高但是對速度要求較低的存儲器,例如:個人計算機(jī)主機(jī)板上通常使用的主存儲器(main memory)。
發(fā)明內(nèi)容
本發(fā)明提出一種形成電容掩模的方法,其形成犧牲圖案于掩模層上方,以防止掩模層在圖案化成電容掩模時受損。
本發(fā)明提供一種形成電容掩模的方法,包含有下述步驟。首先,形成一塊狀犧牲圖案以及多個長條狀犧牲圖案于一掩模層上。接著,形成間隙壁于塊狀犧牲圖案以及此些長條狀犧牲圖案的側(cè)壁。接續(xù),移除此些長條狀犧牲圖案但保留塊狀犧牲圖案。續(xù)之,填入一材料于此些間隙壁之間以及塊狀犧牲圖案上,其中材料具有一平坦頂面。然后,在填入材料之后,形成一圖案化光致抗蝕劑,覆蓋塊狀犧牲圖案以及此些間隙壁的一部分,但暴露出此些間隙壁的另一部分。
基于上述,本發(fā)明提出一種形成電容掩模的方法,其在一掩模層上形成一塊狀犧牲圖案以及多個長條狀犧牲圖案,形成間隙壁于塊狀犧牲圖案以及此些長條狀犧牲圖案的側(cè)壁,之后移除此些長條狀犧牲圖案但保留塊狀犧牲圖案。如此一來,本發(fā)明不需要額外制作工藝,即可在蝕刻暴露出的掩模層而圖案化形成掩模時,避免塊狀犧牲圖案下方的掩模層受損。
再者,本發(fā)明在移除此些長條狀犧牲圖案但保留塊狀犧牲圖案之后,填入一材料于此些間隙壁之間以及塊狀犧牲圖案上,之后才形成一圖案化光致抗蝕劑覆蓋部分材料,因而可避免圖案化光致抗蝕劑殘留于間隙壁之間。
附圖說明
圖1為本發(fā)明優(yōu)選實施例中形成電容掩模的方法的剖面示意圖;
圖2為本發(fā)明優(yōu)選實施例中形成電容掩模的方法的剖面示意圖;
圖3為本發(fā)明優(yōu)選實施例中形成電容掩模的方法的剖面示意圖;
圖4為本發(fā)明優(yōu)選實施例中形成電容掩模的方法的剖面示意圖;
圖5為本發(fā)明優(yōu)選實施例中形成電容掩模的方法的剖面示意圖;
圖6為本發(fā)明優(yōu)選實施例中形成電容掩模的方法的剖面示意圖;
圖7為本發(fā)明優(yōu)選實施例中形成電容掩模的方法的剖面示意圖;
圖8為本發(fā)明優(yōu)選實施例中形成電容掩模的方法的剖面示意圖;
圖9為本發(fā)明優(yōu)選實施例中形成電容掩模的方法的剖面示意圖。
主要元件符號說明
10、20:圖案化的光致抗蝕劑
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于聯(lián)華電子股份有限公司;福建省晉華集成電路有限公司,未經(jīng)聯(lián)華電子股份有限公司;福建省晉華集成電路有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201810605875.2/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





