[發明專利]讀DQS信號門選通訓練方法、裝置以及數據傳輸系統

有效

• 申請號: 201810602252.X
• 申請日: 2018-06-12
• 公開（公告）號: CN108899057B
• 公開（公告）日: 2020-09-18
• 發明（設計）人: 謝治中;吳卿樂;梁巖
• 申請（專利權）人: 豪威科技（上海）有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10;G11C7/22
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 智云

本發明提供一種讀DQS信號門選通訓練方法、裝置以及數據傳輸系統，先基于一讀請求產生一寬度為BL/2?1個讀DQS信號的時鐘周期寬度的門選通使能信號，再控制所述門選通使能信號從左往右移動直至所述門選通使能信號的下降沿正好超過所述讀DQS信號的倒數第2個上升沿，得到移動后的門選通使能信號；然后將所述移動后的門選通使能信號延遲，得到延遲后的門選通使能信號；再將所述延遲后的門選通使能信號的上升沿作為門選通窗口的開始位置，將所述讀DQS信號的最后一個下降沿的位置作為門選通窗口的結束位置，來得到所述讀DQS信號的最終門選通窗口，能大大提高讀DQS信號門選通訓練結果的時序裕量，增強系統工作穩定性。

技術領域

本發明涉及數據存取技術領域，尤其涉及一種讀DQS信號門選通訓練方法、裝置以及數據傳輸系統。

背景技術

DDR(Double Data Rate,雙倍速率)系統是DDR SDRAM(Synchronous DynamicRandom Access Memory，雙數據傳輸速率同步動態隨機存取存儲器)系統的習慣性簡稱，其優點是存儲容量大、成本低、接口成熟，而且并行突發訪問時，可以達到較高的訪問速率。

請參考圖1所示，一般地，DDR系統主要由控制器DDRC、物理層DDR PHY和內存顆粒DRAM以及之間的總線組成。總線上傳輸的信號主要包含時鐘信號CLK、命令信號CMD、地址信號ADDR、數據信號DQ和讀選通信號DQS(又稱為數據采樣信號、數據選通信號或者讀DQS信號)。其中時鐘信號CLK、命令信號CMD、地址信號ADDR是從DDR PHY到DRAM的單向信號，數據信號DQ和讀DQS信號是雙向信號。

所述DDR系統可以采用突發模式(Burst mode)傳送數據，具體地，沒有數據讀寫操作時，DQ和DQS處于高阻(High Z)狀態；而進行讀操作時，請參考圖2，DRAM首先會將DQS信號(即讀DQS信號)預置一個周期寬度的低電平，被稱為Preamble(前序，如圖2中的理想DQS波形中的指示)，其用意主要是提示控制器DDRC讀取的數據即將出現，然后DRAM以時鐘形式向DDR PHY的接收端(即DDR PHY內部的前端接收器，用于將總線信號轉化為內部的數字邏輯信號)發送讀DQS信號(如圖2中的真實DQS波形所示)，直到一個burst(突發信號)結束，在該過程中，數據信號DQ(如圖2中DQ波形所示)是和讀DQS信號邊沿對齊地被DRAM發送。當DRAM發出的讀DQS信號從高阻(High Z)變為邏輯低電平(0，logic low)或從低電平(0)變為高阻(High Z)時，由于寄生電感電容等非理想因素，信號會產生振蕩(glitch，如圖2中真實DQS波形開始和結尾處的虛線圈所標注)，這些振蕩會被DDR PHY前端接收器轉換為數字邏輯“1”，導致DDR PHY前端接收器輸出的讀DQS信號在preamble(前序)和postamble(后序，用于提示控制器DDRC請求讀取的數據已傳輸結束)的地方產生毛刺(glitch，如圖2中DDR PHY前端接收器輸出的讀DQS信號的開始和結尾處的虛線圈所述標注)，帶有毛刺的讀DQS信號會造成錯誤的數據接收(即DDR PHY讀取數據錯誤)。因此對DDR PHY的前端接收器輸出的讀DQS信號進行門選通訓練是必要的，可以通過搜索算法，找到合適的讀DQS信號門選通窗口(DQS Gate Enable Window，如圖2中所示)，從而濾掉讀DQS信號在開始和結束時的毛刺，得到一個干凈的讀DQS信號，再用干凈的讀DQS信號對數據DQ進行采樣,從而獲得正確的讀取數據。即通過搜索算法對DDR PHY前端接收器輸出后的讀DQS信號進行選通搜索(不是直接對總線上的讀DQS波形進行搜索)，使得DDR PHY能正確地接收DRAM發過來的數據。

請參考圖3所示，傳統的讀DQS信號門選通訓練方法，包括以下步驟：

首先，一訓練控制器會生成一個寬度為BL/2(BL:突發長度，指一次數據讀寫的長度，圖例的突發長度等于8)個時鐘周期的門選通窗口(未圖示)，該門選通窗口相對讀DQS信號偏左；