[發(fā)明專利]一種FPGA實現(xiàn)的AD自動采集系統(tǒng)

在審

• 申請?zhí)枺?/td>: 201810601167.1
• 申請日: 2018-06-12
• 公開（公告）號: CN108803418A
• 公開（公告）日: 2018-11-13
• 發(fā)明（設(shè)計）人: 李超;王茂森;劉驍;邱源;江虹
• 申請（專利權(quán)）人: 上海航天計算機(jī)技術(shù)研究所
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 上海漢聲知識產(chǎn)權(quán)代理有限公司 31236
• 代理人: 胡晶

1.一種FPGA實現(xiàn)的AD自動采集系統(tǒng)，其特征在于，包括CPU、FPGA、SRAM和若干A/D轉(zhuǎn)換電路；若干所述A/D轉(zhuǎn)換電路、所述CPU和所述SRAM分別與所述FPGA連接；所述SRAM用于存儲采集配置表和采集數(shù)據(jù)存儲表，所述CPU將采樣配置信息存儲在所述SRAM中，所述FPGA讀取配置信息控制采集過程，并將若干所述A/D轉(zhuǎn)換電路采集的結(jié)果寫入所述SRAM中，所述CPU再從所述SRAM中讀取采集的結(jié)果。

2.根據(jù)權(quán)利要求1所述的一種FPGA實現(xiàn)的AD自動采集系統(tǒng)，其特征在于，所述A/D轉(zhuǎn)換電路包括A/D轉(zhuǎn)換芯片和若干模擬開關(guān)；若干所述模擬開關(guān)、所述A/D轉(zhuǎn)換芯片、所述CPU和所述SRAM分別與所述FPGA連接，若干所述模擬開關(guān)分別與所述A/D轉(zhuǎn)換芯片連接；若干所述模擬開關(guān)用以在所述FPGA控制下選通來接收外部輸入的模擬量，進(jìn)而所述A/D轉(zhuǎn)換芯片在所述FPGA控制下將模擬量轉(zhuǎn)換成數(shù)字量，并將轉(zhuǎn)換后的數(shù)據(jù)存入所述SRAM中。

3.根據(jù)權(quán)利要求2所述的一種FPGA實現(xiàn)的AD自動采集系統(tǒng)，其特征在于，所述FPGA包括CPU訪問控制邏輯、寄存器、SRAM訪問仲裁邏輯、SRAM訪問控制邏輯、定時器、A/D轉(zhuǎn)換芯片控制邏輯、模擬開關(guān)切換控制邏輯和主控制邏輯；所述CPU訪問控制邏輯用以實現(xiàn)對CPU地址到所述SRAM和所述FPGA內(nèi)部寄存器存儲空間的映射，并實現(xiàn)所述SRAM訪問仲裁邏輯與所述CPU訪問控制邏輯的時序匹配；所述SRAM訪問控制邏輯用于對所述SRAM讀寫訪問的時序控制；所述定時器用于根據(jù)所述寄存器的設(shè)置維護(hù)自動采集系統(tǒng)的大周期和單路模擬采集的小周期，提供給所述主控邏輯；所述A/D轉(zhuǎn)換芯片控制邏輯用于控制所述A/D轉(zhuǎn)換芯片的采樣轉(zhuǎn)換過程和采集結(jié)果的獲??；所述模擬開關(guān)切換控制邏輯用于多路模擬量選擇。

4.根據(jù)權(quán)利要求3所述的一種FPGA實現(xiàn)的AD自動采集系統(tǒng)，其特征在于，所述寄存器包括控制寄存器和狀態(tài)寄存器；所述控制寄存器用于設(shè)置采樣大周期、單路采樣周期以及中斷方式；所述狀態(tài)寄存器用于表征目前系統(tǒng)的運(yùn)行狀態(tài)。

5.根據(jù)權(quán)利要求1所述的一種FPGA實現(xiàn)的AD自動采集系統(tǒng)，其特征在于，所述SRAM包括兩個分區(qū)，分別存儲采集配置表和采集數(shù)據(jù)存儲表；所述采集配置表和所述采集數(shù)據(jù)存儲表的存儲區(qū)之間具有預(yù)留空間，用于后續(xù)的擴(kuò)展。

6.根據(jù)權(quán)利要求5所述的一種FPGA實現(xiàn)的AD自動采集系統(tǒng)，其特征在于，所述采集配置表中的每一路采集通道對應(yīng)一個SRAM地址，采集通道的順序與SRAM地址的順序?qū)?yīng)；所述采集數(shù)據(jù)存儲表中的每一次采集數(shù)據(jù)對應(yīng)一個SRAM地址，采集通道的順序與SRAM地址的順序?qū)?yīng)。