[發(fā)明專(zhuān)利]一種基于FPGA的USB信號(hào)光遠(yuǎn)傳控制模塊及方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201810595643.3
• 申請(qǐng)日: 2018-06-11
• 公開(kāi)（公告）號(hào): CN109062837A
• 公開(kāi)（公告）日: 2018-12-21
• 發(fā)明（設(shè)計(jì)）人: 耿士華;王培培;李凱一;姚春強(qiáng)
• 申請(qǐng)（專(zhuān)利權(quán)）人: 山東超越數(shù)控電子股份有限公司
• 主分類(lèi)號(hào): G06F13/40
• 分類(lèi)號(hào): G06F13/40;G06F13/42;H04B10/40
• 代理公司: 濟(jì)南舜源專(zhuān)利事務(wù)所有限公司 37205
• 代理人: 韓洪淼

1.一種基于FPGA的USB信號(hào)光遠(yuǎn)傳控制模塊，它包括發(fā)送端和接收端，其特征在于，所述發(fā)送端包括開(kāi)關(guān)芯片，開(kāi)關(guān)芯片的第一端通過(guò)USB總線連接到主機(jī)端，開(kāi)關(guān)芯片的第二端通過(guò)USB總線連接到發(fā)送端轉(zhuǎn)換芯片的第一端，發(fā)送端轉(zhuǎn)換芯片的第二端通過(guò)并行總線連接到發(fā)送端FPGA模塊的I/O接口信號(hào)處理單元，發(fā)送端FPGA模塊的I/O接口信號(hào)處理單元還連接到開(kāi)關(guān)芯片的第三端，發(fā)送端FPGA模塊的高速通信接口通過(guò)高速串行總線連接到發(fā)送端光模塊；

所述接收端包括接收端轉(zhuǎn)換芯片，接收端轉(zhuǎn)換芯片的第一端通過(guò)USB總線連接到USB設(shè)備，接收端轉(zhuǎn)換芯片的第二端通過(guò)并行總線連接到接收端FPGA模塊的I/O接口信號(hào)處理單元，接收端FPGA模塊的高速通信接口通過(guò)高速串行總線連接到接收端光模塊；

發(fā)送端光模塊與接收端光模塊之間通過(guò)光纖連接。

2.根據(jù)權(quán)利要求1所述的一種基于FPGA的USB信號(hào)光遠(yuǎn)傳控制模塊，其特征在于，發(fā)送端轉(zhuǎn)換芯片將USB協(xié)議轉(zhuǎn)換為ULPI協(xié)議。

3.根據(jù)權(quán)利要求1或2所述的一種基于FPGA的USB信號(hào)光遠(yuǎn)傳控制模塊，其特征在于，接收端轉(zhuǎn)換芯片將ULPI協(xié)議轉(zhuǎn)換為USB協(xié)議。

4.根據(jù)權(quán)利要求3所述的一種基于FPGA的USB信號(hào)光遠(yuǎn)傳控制模塊，其特征在于，并行總線為8bit并行總線。

5.一種基于FPGA的USB信號(hào)光遠(yuǎn)傳控制方法，其特征在于，包括以下步驟：

步驟1：識(shí)別USB設(shè)備；USB設(shè)備識(shí)別過(guò)程由接收端與發(fā)送端分別完成；首先接收端完成對(duì)USB設(shè)備的識(shí)別，將識(shí)別到的USB設(shè)備類(lèi)型打包發(fā)送至發(fā)送端，發(fā)送端與主機(jī)通信，完成USB設(shè)備的識(shí)別過(guò)程；

步驟2：為USB設(shè)備枚舉并實(shí)現(xiàn)數(shù)據(jù)傳輸。

6.根據(jù)權(quán)利要求5所述的一種基于FPGA的USB信號(hào)光遠(yuǎn)傳控制方法，其特征在于，所述步驟1包括以下步驟：

步驟1.0、USB設(shè)備插入接收端，開(kāi)始設(shè)備識(shí)別過(guò)程；

步驟1.1、接收端FPGA模塊檢測(cè)電平變化，初步確定USB設(shè)備速度類(lèi)型；

步驟1.2、接收端FPGA模塊發(fā)起速度識(shí)別握手操作，與USB設(shè)備進(jìn)行通信，確定USB設(shè)備速度類(lèi)型；

步驟1.3、接收端FPGA模塊將USB設(shè)備插入信息及速度類(lèi)型信息打包；

步驟1.4、接收端FPGA模塊將信息包以高速串行信號(hào)的形式發(fā)送至接收端光模塊，由接收端光模塊轉(zhuǎn)換為光信號(hào)發(fā)送至發(fā)送端；

步驟1.5、發(fā)送端FPGA模塊接收由發(fā)送端光模塊接收并轉(zhuǎn)換的高速串行信號(hào)，將該信息包解析，確定接收端插入的USB設(shè)備并置位相應(yīng)信號(hào)線；

步驟1.6、發(fā)送端FPGA模塊打開(kāi)開(kāi)關(guān)芯片，使主機(jī)接收到USB信號(hào)線電平變化；

步驟1.7、發(fā)送端FPGA模塊響應(yīng)主機(jī)發(fā)出的速度識(shí)別握手通信，通知主機(jī)所插入的USB設(shè)備的速度類(lèi)型；

步驟1.8、配置發(fā)送端的電阻，模擬相應(yīng)USB設(shè)備；

步驟1.9、結(jié)束USB設(shè)備識(shí)別過(guò)程，準(zhǔn)備進(jìn)入設(shè)備枚舉及數(shù)據(jù)傳輸階段。