[發明專利]輸出驅動系統

有效

• 申請號: 201810595217.X
• 申請日: 2018-06-11
• 公開（公告）號: CN108809297B
• 公開（公告）日: 2022-02-08
• 發明（設計）人: 李永勝
• 申請（專利權）人: 上海兆芯集成電路有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185;H03K19/003
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙) 11277
• 代理人: 劉新宇

一種輸出驅動系統，包括輸出驅動器、第一靜電放電保護電路、第二靜電放電保護電路、第一差動放大器、第二差動放大器、第一電容器以及第二電容器。輸出驅動器的第一輸出節點用于輸出第一輸出電位，輸出驅動器的第二輸出節點用于輸出第二輸出電位。第一差動放大器和第二差動放大器根據第一輸出電位和第二輸出電位來產生第一放大電位和第二放大電位。第一電容器的第一端用于接收第一放大電位，第一電容器的第二端耦接至第一輸出節點。第二電容器的第一端用于接收第二放大電位，第一電容器的第二端耦接至第二輸出節點。本發明不僅改善了電路的傳輸速度和操作速度，還提供了足夠大的頻寬。

技術領域

本發明關于一種輸出驅動系統(Output Driving System)，特別是關于一種具電容補償(Capacitance Compensation)的輸出驅動系統。

背景技術

對于現今的高速通信而言，抖動表現(Jitter Performance)主要依賴具備較短的上升或下降時間(Rising/Falling Time)的時鐘信號(Clock Signal)。然而，走線(Wiring)和柵極(Gate)的布局(Layout)往往會產生較大的寄生電容(Parasitic Capacitance)，其增長了前述的上升或下降時間，并限制了電路的傳輸速度。部分的現有文獻使用包括二個電感器(Inductor)的一T字形線圈(T-coil)來抵消寄生電容，然而這種設計的缺陷卻在于其占據過大的晶片面積(Chip Area)且僅可涵蓋較窄的頻率范圍。因此，有必要提出一種全新的解決方案，以克服現有技術所面臨的問題。

發明內容

在較佳實施例中，本發明提供一種輸出驅動系統，具有電容補償，并包括：一輸出驅動器，具有一第一輸出節點和一第二輸出節點，其中該第一輸出節點用于輸出一第一輸出電位，而該第二輸出節點用于輸出一第二輸出電位；一第一靜電放電保護電路，耦接至該第一輸出節點；一第二靜電放電保護電路，耦接至該第二輸出節點；一第一差動放大器，根據該第一輸出電位和該第二輸出電位來產生一第一放大電位；一第一電容器，具有一第一端和一第二端，其中該第一電容器的該第一端用于接收該第一放大電位，而該第一電容器的該第二端耦接至該第一輸出節點；一第二差動放大器，根據該第一輸出電位和該第二輸出電位來產生一第二放大電位；以及一第二電容器，具有一第一端和一第二端，其中該第二電容器的該第一端用于接收該第二放大電位，而該第二電容器的該第二端耦接至該第二輸出節點。

在一些實施例中，該第一電容器的電容值大致等于該第一輸出節點處的總寄生電容值，而該第二電容器的電容值大致等于該第二輸出節點處的總寄生電容值。

在一些實施例中，該第一差動放大器和該第二差動放大器的每一者的一增益倍數皆大致等于2。