[發明專利]一種視頻光端機時鐘電路系統

在審

• 申請號: 201810593803.0
• 申請日: 2018-06-11
• 公開（公告）號: CN108429904A
• 公開（公告）日: 2018-08-21
• 發明（設計）人: 賈國強;趙瑞東;馬雙濤;孫超
• 申請（專利權）人: 山東超越數控電子股份有限公司
• 主分類號: H04N7/22
• 分類號: H04N7/22
• 代理公司: 濟南信達專利事務所有限公司 37100
• 代理人: 韓月娥

1.一種視頻光端機時鐘電路系統，其特征在于，其系統結構包括光端發送機和光端接收機；所述光端發送機、光端接收機之間以光纖為傳輸介質，進行DVI信號的遠距離傳輸；時鐘信號由所述光端發送機傳遞到光端接收機，維持光端發送機、光端接收機時鐘同源；

所述光端發送機包括：編碼器芯片、FPGA、光模塊、時鐘芯片；所述編碼器芯片負責標準DVI信號到并行信號的轉換，并產生相應的像素時鐘信號；所述FPGA負責數據采集，以及時鐘電路的編碼及傳遞；所述光模塊負責電信號、光信號轉換；所述時鐘芯片負責產生多種時鐘信號；

所述光端接收機包括：光模塊、FPGA、解碼器芯片、晶振；所述光模塊負責電信號、光信號轉換；所述FPGA負責數據采集，以及時鐘電路的編碼及傳遞；所述解碼器芯片負責并行信號到標準DVI信號的轉換，并提供給外接顯示設備；所述晶振負責生產FPGA GTP所需基準時鐘信號。

2.根據權利要求1所述一種視頻光端機時鐘電路系統，其特征在于，某一特定分辨率下，標準DVI信號經過所述光端發送機的編碼器芯片后產生24為并行像素信號和對應像素時鐘fw。

3.根據權利要求2所述一種視頻光端機時鐘電路系統，其特征在于，光端發送機的FPGA中設置FIFO(1)、FPGA Aurora IP核；

所述光端發送機的FPGA收到所述時鐘fw，所述FPGA內部將時鐘fw轉成兩路同頻時鐘，其中一路提供給FIFO(1)用于作為向FIFO(1)寫像素數據的時鐘，另一路提供給所述光端發送機的時鐘芯片。

4.根據權利要求3所述一種視頻光端機時鐘電路系統，其特征在于，所述光端發送機的FPGA通過I2C接口配置所述光端發送機的時鐘芯片產生差分同頻時鐘信號，該差分同頻時鐘作為FPGA GTP的基準時鐘。

5.根據權利要求4所述一種視頻光端機時鐘電路系統，其特征在于，所述差分同頻時鐘經過光端發送機的FPGA Aurora IP核形成單端時鐘User_clk，所述單端時鐘作為讀取FIFO(1)中數據的時鐘。

6.根據權利要求5所述一種視頻光端機時鐘電路系統，其特征在于，所述光端發送機的FPGA Aurora IP核將單端時鐘信號編碼后通過光纖傳遞給所述光端接收機。

7.根據權利要求1至6任一所述一種視頻光端機時鐘電路系統，其特征在于，所述光端接收機的FPGA中設置FIFO(2)、FPGA Aurora IP核；

所述光端接收機使用FPGA Aurora IP核，轉換出所述光端發送機傳遞來的時鐘信號Re_GTP_Refclk_1。

8.根據權利要求7所述一種視頻光端機時鐘電路系統，其特征在于，所述時鐘信號Re_GTP_Refclk_1為讀取FIFO(2)中像素信息、寫入所述解碼器芯片像素信息的時鐘信號fr；所述光端發送機中像素時鐘fw與光端接收機中時鐘信號fr同源同頻。

9.根據權利要求8所述一種視頻光端機時鐘電路系統，其特征在于，所述光端接收機的FPGA Aurora IP核接收所述晶振提供的時鐘信號，轉換為寫入FIFO(2)像素信息的時鐘信號。

10.根據權利要求9所述一種視頻光端機時鐘電路系統，其特征在于，所述光端發送機分辨率改變時，所述光端發送機的FPGA通過I2C接口配置光端發送機的時鐘芯片，產生與所述像素時鐘fw相同的時鐘信號。