[發明專利]一種基于嵌入式應用系統的高速PCB設計方法在審
| 申請號： | 201810593135.1 | 申請日： | 2018-06-11 |
| 公開（公告）號： | CN108733960A | 公開（公告）日： | 2018-11-02 |
| 發明（設計）人： | 李俊杰;席現國;徐通 | 申請（專利權）人： | 山東超越數控電子股份有限公司 |
| 主分類號： | G06F17/50 | 分類號： | G06F17/50 |
| 代理公司： | 濟南信達專利事務所有限公司 37100 | 代理人： | 孫晶偉 |
| 地址： | 250100 山東省*** | 國省代碼： | 山東;37 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 嵌入式應用系統 驗證 有效抑制噪聲 電路原理圖 可靠性驗證 信號完整性 產品設計 仿真結果 信號問題 智能設備 接插件 布線 走線 元器件 成功率 噪聲 替換 電路 繪制 削弱 升級 保證 | ||
1.一種基于嵌入式應用系統的高速PCB設計方法，其特征是根據嵌入式應用系統的需求，繪制嵌入式應用系統的高速PCB電路設計的電路原理圖，利用PCB開發工具對PCB進行前端仿真，并制定PCB電路設計中的阻抗控制規則和布線參數規則，根據仿真結果和制定的阻抗控制規則和布線參數規則確定PCB元器件及接插件的布局布線，對完成布局布線的PCB進行后端信號完整性的仿真驗證，保證高速PCB電路正常運行。
2.根據權利要求1所述的方法，其特征是所述阻抗控制規則中布線長度延遲小于速率的1/6。
3.根據權利要求1或2所述的方法，其特征是對PCB中信號線的串擾進行前端Line仿真，制定在保持PCB大小不變的情況下，最大程度的改變線與線之間的距離，PCB的信號層盡可能接近參考平面的布線參數規則。
4.根據權利要求3所述的方法，其特征是對PCB中信號線的串擾進行前端Board仿真，使用過孔和有損仿真，運行Wizard向導，修正信號線端接電電阻阻值，改善信號線發生阻抗突變，信號波形發生畸變的情況。
5.一種基于嵌入式應用系統的高速PCB，其特征是根據權利要求1所述的方法設計得到，其中根據嵌入式應用系統的需求，繪制嵌入式應用系統的高速PCB電路設計的電路原理圖，利用PCB開發工具對PCB進行前端仿真，制定PCB電路設計中的阻抗控制規則和布線參數規則，并根據仿真結果和制定的阻抗控制規則和布線參數規則確定PCB元器件及接插件的布局布線，對完成布局布線的PCB進行后端信號完整性的仿真驗證，保證高速PCB電路正常運行。
6.根據權利要求5所述的PCB，其特征是制定PCB電路設計中阻抗控制規則的布線長度延遲小于速率的1/6。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于山東超越數控電子股份有限公司，未經山東超越數控電子股份有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201810593135.1/1.html，轉載請聲明來源鉆瓜專利網。
