[發明專利]一種制作不同深度隔離溝槽的方法在審
| 申請號： | 201810590023.0 | 申請日： | 2018-06-08 |
| 公開（公告）號： | CN108807261A | 公開（公告）日： | 2018-11-13 |
| 發明（設計）人： | 吳亞貞;劉憲周;王百錢 | 申請（專利權）人： | 上海華虹宏力半導體制造有限公司 |
| 主分類號： | H01L21/762 | 分類號： | H01L21/762;H01L21/311 |
| 代理公司： | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人： | 屈蘅 |
| 地址： | 201203 上海市浦東*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 隔離溝槽 第二區域 第一區域 襯墊氧化層 襯底 刻蝕 密度分布 掩膜層 工藝流程 暴露 比對 制作 | ||
1.一種制作不同深度的隔離溝槽的方法，其特征在于，包括：
步驟一：在包含第一區域和第二區域的一襯底上由下至上依次形成襯墊氧化層和掩膜層，其中，所述第二區域待形成的隔離溝槽的孔徑大于所述第一區域待形成的隔離溝槽的孔徑，所述第二區域待形成的隔離溝槽的密度分布小于所述第一區域待形成的隔離溝槽的密度分布；
步驟二：進行第一次刻蝕，依次刻蝕所述掩膜層和所述襯墊氧化層，至所述第二區域暴露部分所述襯底，所述第一區域剩余部分厚度的所述襯墊氧化層；
步驟三：進行第二次刻蝕，采用高刻蝕選擇比對暴露出的所述襯底與所述襯墊氧化層進行刻蝕，使得所述第二區域內形成的隔離溝槽的深度大于所述第一區域內形成的隔離溝槽的深度。
2.根據權利要求1所述的制作不同深度的隔離溝槽的方法，其特征在于，步驟三中所述高刻蝕選擇比為：10:1。
3.根據權利要求1所述的制作不同深度的隔離溝槽的方法，其特征在于：步驟二中第一區域剩余的所述襯墊氧化層的厚度范圍為：
4.根據權利要求1所述的制作不同深度的隔離溝槽的方法，其特征在于：所述襯墊氧化層的材質為二氧化硅。
5.根據權利要求4所述的制作不同深度的隔離溝槽的方法，其特征在于：所述襯墊氧化層的厚度范圍為：
6.根據權利要求1所述的制作不同深度的隔離溝槽的方法，其特征在于：所述掩模層的材質為氮化硅。
7.根據權利要求6所述的制作不同深度的隔離溝槽的方法，其特征在于：所述掩模層的厚度范圍為：
8.根據權利要求1所述的制作不同深度的隔離溝槽的方法，其特征在于：所述第一區域隔離溝槽的孔徑范圍為：0.08μm-0.15μm。
9.根據權利要求1所述的制作不同深度的隔離溝槽的方法，其特征在于：所述第二區域隔離溝槽的孔徑范圍為：0.25μm-0.5μm。
10.根據權利要求1所述的制作不同深度的隔離溝槽的方法，其特征在于：所述第一次刻蝕與所述第二次刻蝕均為干法刻蝕。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海華虹宏力半導體制造有限公司，未經上海華虹宏力半導體制造有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201810590023.0/1.html，轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
