[發(fā)明專利]存儲(chǔ)器系統(tǒng)及其操作方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201810588039.8
• 申請(qǐng)日: 2018-06-08
• 公開（公告）號(hào): CN109671459B
• 公開（公告）日: 2023-08-04
• 發(fā)明（設(shè)計(jì)）人: 徐允贊
• 申請(qǐng)（專利權(quán)）人: 愛思開海力士有限公司
• 主分類號(hào): G11C16/10
• 分類號(hào): G11C16/10;G11C16/34
• 代理公司: 北京路浩知識(shí)產(chǎn)權(quán)代理有限公司 11002
• 代理人: 趙赫;趙永莉

1.一種存儲(chǔ)器系統(tǒng)，其包括：

控制器，其被配置成對(duì)多個(gè)命令進(jìn)行排隊(duì)，并且響應(yīng)于多個(gè)排隊(duì)的命令輸出控制信號(hào)；以及

存儲(chǔ)器裝置，其被配置成響應(yīng)于所述控制信號(hào)來(lái)執(zhí)行編程操作，

其中當(dāng)編程操作失敗時(shí)，所述控制器保持所述多個(gè)排隊(duì)的命令，然后將與所述多個(gè)命令之中的讀取命令相對(duì)應(yīng)的位置校正為恢復(fù)位置。

2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器系統(tǒng)，其中所述控制器包括：

處理器，其被配置成對(duì)從主機(jī)輸入的所述多個(gè)命令進(jìn)行排隊(duì)；

NAND閃速控制器，其被配置成存儲(chǔ)所述多個(gè)排隊(duì)的命令，并且基于所述多個(gè)命令的排隊(duì)順序來(lái)生成并輸出所述控制信號(hào)；以及

隊(duì)列保持控制器，其被配置成從所述存儲(chǔ)器裝置接收編程狀態(tài)信號(hào)，所述編程狀態(tài)信號(hào)表示編程操作成功或失敗，所述隊(duì)列保持控制器進(jìn)一步被配置成當(dāng)編程狀態(tài)信號(hào)指示編程操作失敗時(shí)，保持所述NAND閃速控制器的操作。

3.根據(jù)權(quán)利要求2所述的存儲(chǔ)器系統(tǒng)，其中當(dāng)編程操作失敗時(shí)，所述處理器控制所述NAND閃速控制器執(zhí)行所述存儲(chǔ)器裝置的恢復(fù)操作。

4.根據(jù)權(quán)利要求3所述的存儲(chǔ)器系統(tǒng)，其中在執(zhí)行恢復(fù)操作之后，當(dāng)在存儲(chǔ)在所述NAND閃速控制器中的所述多個(gè)命令之中，存在與編程操作失敗的位置相對(duì)應(yīng)的讀取命令時(shí)，所述處理器將所述讀取命令的位置校正為所述恢復(fù)位置。

5.根據(jù)權(quán)利要求3所述的存儲(chǔ)器系統(tǒng)，其中所述處理器讀取存儲(chǔ)在所述NAND閃速控制器中的所述多個(gè)命令，并且當(dāng)在由所述處理器讀取的所述多個(gè)命令之中，存在與編程操作失敗的位置相對(duì)應(yīng)的讀取命令時(shí)，所述處理器將所述讀取命令的位置校正為所述恢復(fù)位置，并且在所述NAND閃速控制器中，對(duì)包括所校正的讀取命令的多個(gè)命令進(jìn)行重新排隊(duì)。

6.根據(jù)權(quán)利要求5所述的存儲(chǔ)器系統(tǒng)，其中在所述NAND閃速控制器中，對(duì)包括所校正的讀取命令的多個(gè)命令進(jìn)行重新排隊(duì)之后，所述隊(duì)列保持控制器釋放被保持的、所述NAND閃速控制器的操作。

7.根據(jù)權(quán)利要求3所述的存儲(chǔ)器系統(tǒng)，其中所述存儲(chǔ)器裝置：

在所述恢復(fù)操作中，讀取完成編程操作的數(shù)據(jù)并將讀取的數(shù)據(jù)編程到新存儲(chǔ)塊；并且

通過(guò)使用存儲(chǔ)在所述存儲(chǔ)器裝置的頁(yè)面緩沖器中的數(shù)據(jù)，將編程操作失敗的數(shù)據(jù)編程到所述新存儲(chǔ)塊。

8.根據(jù)權(quán)利要求2所述的存儲(chǔ)器系統(tǒng)，其中所述存儲(chǔ)器裝置以頁(yè)面為單位執(zhí)行編程操作，并且對(duì)每一頁(yè)面執(zhí)行狀態(tài)檢查操作以指示對(duì)頁(yè)面的編程操作成功或失敗，并且然后輸出所述編程狀態(tài)信號(hào)。

9.一種存儲(chǔ)器系統(tǒng)，其包括：

控制器，其被配置成對(duì)多個(gè)命令進(jìn)行排隊(duì)，并且響應(yīng)于多個(gè)排隊(duì)的命令輸出控制信號(hào)；以及

存儲(chǔ)器裝置，其被配置成響應(yīng)于所述控制信號(hào)來(lái)執(zhí)行編程操作，

其中當(dāng)編程操作失敗時(shí)，所述存儲(chǔ)器裝置通過(guò)執(zhí)行恢復(fù)操作來(lái)將數(shù)據(jù)存儲(chǔ)在新存儲(chǔ)塊中，

其中所述控制器保持所述多個(gè)排隊(duì)的命令，然后將與所述多個(gè)命令之中的讀取命令相對(duì)應(yīng)的位置校正為所述新存儲(chǔ)塊的位置。

10.根據(jù)權(quán)利要求9所述的存儲(chǔ)器系統(tǒng)，其中所述控制器包括：

處理器，其被配置成對(duì)從主機(jī)輸入的所述多個(gè)命令進(jìn)行排隊(duì)；

NAND閃速控制器，其被配置成存儲(chǔ)所述多個(gè)排隊(duì)的命令，并且基于所述多個(gè)命令的排隊(duì)順序來(lái)生成并輸出所述控制信號(hào)；以及

隊(duì)列保持控制器，其被配置成從所述存儲(chǔ)器裝置接收編程狀態(tài)信號(hào)，所述編程狀態(tài)信號(hào)指示編程操作成功或失敗，所述隊(duì)列保持控制器進(jìn)一步被配置成當(dāng)所述編程狀態(tài)信號(hào)指示編程操作失敗時(shí)，保持所述NAND閃速控制器的操作。