[發明專利]半導體器件及其形成方法

有效

• 申請號: 201810586724.7
• 申請日: 2018-06-07
• 公開（公告）號: CN110581101B
• 公開（公告）日: 2022-01-11
• 發明（設計）人: 唐粕人
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 薛異榮;吳敏

一種半導體器件及其形成方法，其中方法包括：形成柵極結構、第一側墻和第二側墻和第一介質層，柵極結構位于基底上，柵極結構包括位于基底表面的柵介質層，柵極結構的側壁包括第一側壁區和位于第一側壁區上的第二側壁區，第一側墻位于第一側壁區表面且覆蓋柵介質層的側壁，第二側墻位于第二側壁區表面且位于第一側墻的頂部表面，第一側墻和第二側墻的材料不同，第一介質層位于所述柵極結構、第一側墻和第二側墻周圍的基底上；在所述柵極結構、第一側墻和第二側墻兩側的第一介質層中分別形成插塞；之后，刻蝕去除第二側墻，形成位于第一側墻上的空隙，且所述空隙位于所述柵極結構的第二側壁區和所述插塞之間。所述方法提高了半導體器件的性能。

技術領域

本發明涉及半導體制造領域，尤其涉及一種半導體器件及其形成方法。

背景技術

MOS晶體管是現代集成電路中最重要的元件之一。MOS晶體管的基本結構包括：半導體襯底；位于半導體襯底表面的柵極結構；位于柵極結構一側半導體襯底內的源區；位于柵極結構另一側半導體襯底內的漏區。

MOS晶體管的工作原理是：通過在柵極結構施加電壓，調節柵極結構底部溝道的電流來產生開關信號。

然而，現有技術形成的MOS晶體管構成的半導體器件的性能較差。

發明內容

本發明解決的問題是提供一種半導體器件及其形成方法，以提高半導體器件的性能。

為解決上述問題，本發明提供一種半導體器件的形成方法，包括：提供基底；形成柵極結構、第一側墻和第二側墻和第一介質層，所述柵極結構位于基底上，所述柵極結構包括位于基底表面的柵介質層，所述柵極結構的側壁包括第一側壁區和位于第一側壁區上的第二側壁區，第一側墻位于第一側壁區表面且覆蓋柵介質層的側壁，第二側墻位于第二側壁區表面且位于第一側墻的頂部表面，第一側墻和第二側墻的材料不同，第一介質層位于所述柵極結構、第一側墻和第二側墻周圍的基底上；在所述柵極結構、第一側墻和第二側墻兩側的第一介質層中分別形成插塞；形成所述插塞后，刻蝕去除第二側墻，形成位于第一側墻上的空隙，且所述空隙位于所述柵極結構的第二側壁區和所述插塞之間。

可選的，形成所述柵極結構、第一側墻和第二側墻和第一介質層的方法包括：在所述基底上形成初始柵極結構，所述初始柵極結構的側壁包括第一初始側壁區和位于第一初始側壁區上的第二初始側壁區；在第一初始側壁區的表面形成第一側墻，在第二初始側壁區的表面形成第二側墻；在初始柵極結構、第一側墻和第二側墻周圍的基底上形成第一介質層；形成第一介質層后，去除初始柵極結構，在第一介質層中形成柵開口；在所述柵開口中形成所述柵極結構。

可選的，在第一初始側壁區的表面形成第一側墻，在第二初始側壁區的表面形成第二側墻的步驟包括：在所述初始柵極結構的側壁形成初始側墻，所述初始側墻位于第一初始側壁區和第二初始側壁區的表面；在初始柵極結構和初始側墻周圍的基底上形成保護層，所述保護層覆蓋第一初始側壁區表面的初始側墻且未覆蓋第二初始側壁區表面的初始側墻；形成所述保護層后，刻蝕去除第二初始側壁區表面的初始側墻，且使第一初始側壁區表面的初始側墻形成第一側墻；在第一側墻的頂部表面形成覆蓋第二初始側壁區表面的第二側墻；形成第二側墻后，去除所述保護層。

可選的，在第一側墻的頂部表面形成覆蓋第二初始側壁區表面的第二側墻的方法包括：在第二初始側壁區的表面、初始柵極結構的頂部以及保護層表面形成第二初始側墻；回刻蝕第二初始側墻直至暴露出保護層的表面和初始柵極結構的頂部，形成所述第二側墻。

可選的，所述保護層的材料和第二側墻的材料不同且和第一側墻的材料不同；所述保護層的材料為氧化硅或多晶硅。