[發(fā)明專利]一種基于環(huán)形振蕩器的強PUF電路的工作方法

有效

• 申請?zhí)枺?/td>: 201810586232.8
• 申請日: 2018-06-08
• 公開（公告）號: CN108768619B
• 公開（公告）日: 2021-07-06
• 發(fā)明（設(shè)計）人: 胡鵬;周昱;張榮;魏敬和
• 申請（專利權(quán)）人: 中國電子科技集團公司第五十八研究所
• 主分類號: H04L9/06
• 分類號: H04L9/06
• 代理公司: 總裝工程兵科研一所專利服務(wù)中心 32002
• 代理人: 張婉

本發(fā)明提供了一種基于環(huán)形振蕩器的強PUF電路及其工作方法，屬于信息安全與密碼學(xué)技術(shù)領(lǐng)域。所述基于環(huán)形振蕩器的強PUF電路包括環(huán)形振蕩器陣列電路、數(shù)據(jù)選擇電路、第一計數(shù)器電路、第二計數(shù)器電路、數(shù)據(jù)比較器電路、串并轉(zhuǎn)換電路以及AES加密電路。通過環(huán)形振蕩器結(jié)構(gòu)結(jié)合AES加密電路，實現(xiàn)了強PUF的特性要求。并且最大程度地對電路結(jié)構(gòu)進行復(fù)用，大大降低電路開銷，其結(jié)構(gòu)靈活、精簡，生成的密鑰唯一性、可靠性高，能滿足強PUF具有海量激勵?響應(yīng)對的要求。

技術(shù)領(lǐng)域

本發(fā)明涉及信息安全與密碼學(xué)技術(shù)領(lǐng)域，特別涉及一種基于環(huán)形振蕩器的強PUF電路及其工作方法。

背景技術(shù)

環(huán)形振蕩器是由一串奇數(shù)個串聯(lián)連接的反相器構(gòu)成的一個閉環(huán)回路，其振蕩周期等于從第一階到最后一階的全部延遲的總和。因此，數(shù)字信號的傳播延遲大小是信號在路徑上遇到元器件的電子參數(shù)的函數(shù)。這些元器件電子參數(shù)包括MOSFET溝道長度、寬度和閾值電壓等，它們都會不同程度的受到制造過程中不可控差異的影響。所以，數(shù)字信號的傳播延遲將會呈現(xiàn)部分隨機性，受到具體物理實體的影響，在測量時呈現(xiàn)出物理不可克隆的特性。

截止目前，國外市場已經(jīng)有成熟的物理不可克隆函數(shù)（PUF）產(chǎn)品商用。美國Intrinsic-ID公司作為行業(yè)領(lǐng)導(dǎo)者，近年來，先后將自己的產(chǎn)品應(yīng)用到智能卡、汽車、FPGA、物流和政府領(lǐng)域，尤其是與NXP、Altera的深度合作。該公司的解決方案不僅為下一代芯片免除了存儲密鑰對非易失性存儲器的需求，還可以應(yīng)用于現(xiàn)有系統(tǒng)。利用PUF，能在需要時從芯片的硬件特性中提取密鑰（就像芯片的生物指紋）。因為在電源關(guān)閉狀態(tài)下并沒有密鑰，黑客便無法破解任何信息，而傳統(tǒng)上密鑰都是永久存儲在非易失性存儲器中。

現(xiàn)有數(shù)字PUF技術(shù)中，主要采用環(huán)形振蕩器結(jié)構(gòu)、仲裁器結(jié)構(gòu)和SRAM存儲器結(jié)構(gòu)等。與強PUF具有海量的激勵-響應(yīng)對的特性相比，上述常規(guī)PUF只能產(chǎn)生很少數(shù)量的隨機比特序列，性能無法達到要求。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種基于環(huán)形振蕩器的強PUF電路及其工作方法，以解決現(xiàn)有的PUF電路性能低，生成的密鑰不具有唯一性、可靠性差的問題。

為解決上述技術(shù)問題，本發(fā)明提供一種基于環(huán)形振蕩器的強PUF電路及其工作方法，所述基于環(huán)形振蕩器的強PUF電路包括環(huán)形振蕩器陣列電路、數(shù)據(jù)選擇電路、第一計數(shù)器電路、第二計數(shù)器電路、數(shù)據(jù)比較器電路、串并轉(zhuǎn)換電路以及AES加密電路；

其中，所述環(huán)形振蕩器陣列電路包括N+1路環(huán)形振蕩器電路，N為不小于128的自然數(shù)，每路環(huán)形振蕩器電路的輸出端均與所述數(shù)據(jù)選擇電路的數(shù)據(jù)輸入端連接，每路環(huán)形振蕩器電路的輸入端均接入相同的脈沖信號；

所述數(shù)據(jù)選擇電路的第一輸出端與所述第一計數(shù)器電路的輸入端連接，所述數(shù)據(jù)選擇電路的第二輸出端與所述第二計數(shù)器電路的輸入端連接；

所述第一計數(shù)器電路的輸出端與所述數(shù)據(jù)比較器電路的第一輸入端連接，所述第二計數(shù)器電路的輸出端與所述數(shù)據(jù)比較器電路的第二輸入端連接；

所述數(shù)據(jù)比較器電路的輸出端與所述串并轉(zhuǎn)換電路的輸入端連接；

所述串并轉(zhuǎn)換電路的輸出端與所述AES加密電路的密鑰輸入端連接。

可選的，每路環(huán)形振蕩器電路包括依次串聯(lián)的1個二輸入與非門和2*k+1個非門，二輸入與非門的其中一個輸入端接入脈沖信號，另一個輸入端與同路環(huán)形振蕩器電路中的第2*k個非門的輸出端相接，其中，k為大于0的自然數(shù)。

可選的，所述第一計數(shù)器電路和所述第二計數(shù)器電路的復(fù)位信號輸入端均接入復(fù)位信號。

可選的，所述數(shù)據(jù)選擇電路的選擇信號輸入端接入選擇信號。

可選的，所述第一計數(shù)器電路和所述第二計數(shù)器電路選用M位計數(shù)器，M的取值根據(jù)時鐘信號的頻率進行設(shè)置。