[發明專利]鰭式二極管結構及其方法

有效

• 申請號: 201810584631.0
• 申請日: 2018-06-08
• 公開（公告）號: CN109860114B
• 公開（公告）日: 2021-09-24
• 發明（設計）人: 周友華
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088;H01L29/861
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

一種用于形成鰭式底部二極管的方法和結構包括提供具有多個從其上延伸的鰭的襯底。多個鰭中的每個包括襯底部分和襯底部分上方的外延層部分。第一摻雜層形成在多個鰭中的每個的襯底部分的第一區域的側壁上。在形成第一摻雜層之后，執行第一退火工藝以在襯底部分的第一區域內形成第一二極管區域。第二摻雜層形成在多個鰭中的每個的襯底部分的第二區域的側壁上。在形成第二摻雜層之后，執行第二退火工藝以在多個鰭中的每個的襯底部分的第二區域內形成第二二極管區域。本發明的實施例還涉及鰭式二極管結構及其方法。

技術領域

本發明的實施例涉及鰭式二極管結構及其方法。

背景技術

電子工業經歷了對于更小和更快的能夠同時支持更大數量的越來越復雜和精細的功能的電子器件的一直增長的需求。因此，在半導體工業中有持續的趨勢來制造低成本、高性能以及低功率的集成電路(IC)。迄今，這些目標通過按比例縮小半導體IC尺寸(例如，最小部件尺寸)大部分達成并且從而改進生產效率并且降低相關的成本。然而，這樣的縮小對于半導體制造工藝還引起了增加的復雜性。因此，在半導體IC和器件中的持續的發展的實現需要在半導體制造工藝和技術中的類似的發展。

最近，引進多柵極器件以試圖通過增加柵極溝道耦合、減小關閉狀態電流以及減少短溝道效應(SCE)來改進柵極控制。引進的一個這樣的多柵極器件為鰭式場效應晶體管(FinFET)。FinFET由從襯底延伸的鰭狀結構而得名，其中在襯底上形成FinFET，并且鰭狀結構用來形成FinFET溝道。FinFET與傳統互補金屬氧化物半導體(CMOS)工藝兼容，并且它們的三維結構允許其大幅縮放，同時保持柵極控制和減輕的SCE。遺憾的是，在一些情況下，大幅縮放的FinFET在鰭狀結構的底部附近還可能遭受過度的泄漏電流。為了試圖減小這樣的泄漏電流，可執行離子注入工藝以在FinFET器件的鰭狀結構的底部附近創建P-N二極管。然而，離子注入工藝可直接促成缺陷的形成、雜質的引入，并且可影響比需要的更廣的襯底區域。因此，可能不利地影響FinFET器件性能。

因此，現有的技術沒有在所有方面中證明完全令人滿意。

發明內容

本發明的實施例提供了一種制造半導體器件的方法，包括：提供具有從襯底延伸的多個鰭的襯底，其中，所述多個鰭中的每個包括襯底部分和位于所述襯底部分上方的外延層部分；在所述多個鰭中的每個的所述襯底部分的第一區域的側壁上形成第一摻雜層；在形成所述第一摻雜層之后，執行第一退火工藝以在所述多個鰭中的每個的所述襯底部分的所述第一區域內形成第一二極管區域；在所述多個鰭中的每個的所述襯底部分的第二區域的側壁上形成第二摻雜層；以及在形成所述第二摻雜層之后，執行第二退火工藝以在所述多個鰭中的每個的所述襯底部分的所述第二區域內形成第二二極管區域。

本發明的另一實施例提供了一種制造半導體器件的方法，包括：提供具有第一鰭結構、第二鰭結構以及介于所述第一鰭結構和所述第二鰭結構之間的凹槽的襯底，其中，所述第一鰭結構和所述第二鰭結構中的每個包括第一區域和在所述第一區域上方形成的第二區域；在所述第一鰭結構、所述第二鰭結構中的每個上方以及在介于所述第一鰭結構和所述第二鰭結構之間的凹槽的底面上共形地形成第一摻雜層；在形成所述第一摻雜層之后，在所述凹槽內形成第一氧化物層，并且執行第一回蝕刻工藝以暴露所述第一鰭結構和所述第二鰭結構的第二區域以及所述第一鰭結構和所述第二鰭結構的第一區域的第一部分的側壁，其中，所述第一摻雜層保持在所述第一鰭結構和所述第二鰭結構的所述第一區域的第二部分的側壁上；以及在執行所述第一回蝕刻工藝之后，執行第一退火工藝以將來自所述第一摻雜層的第一摻雜劑種類擴散進入所述第一區域的所述第二部分，其中，所述第一區域的所述第二部分限定第一二極管區域。