[發明專利]防止集成電路和知識產權核剽竊的動態混淆封裝接口

有效

• 申請號: 201810581098.2
• 申請日: 2018-06-07
• 公開（公告）號: CN108875430B
• 公開（公告）日: 2021-04-16
• 發明（設計）人: 張東嶸;蘇東林
• 申請（專利權）人: 北京航空航天大學
• 主分類號: G06F21/85
• 分類號: G06F21/85;G06F21/75
• 代理公司: 北京慧泉知識產權代理有限公司 11232
• 代理人: 王順榮;唐愛華

1.一種防止集成電路和知識產權核剽竊的動態混淆封裝接口，其特征在于：

動態混淆封裝接口(1A)由功能單元輸入封裝接口(10A)、功能單元輸出封裝接口(10B)、掃描鏈輸入封裝接口(10C)、掃描鏈輸出封裝接口(10D)、有限狀態機集合(10E)和混淆邏輯單元集合(10F)構成；

IP核或集成電路每個輸入輸出端口都有一個三輸入異或門，分別屬于功能單元輸入封裝接口(10A)、功能單元輸出封裝接口(10B)、掃描鏈輸入封裝接口(10C)和掃描鏈輸出封裝接口(10D)；

功能單元輸入封裝接口(10A)和掃描鏈輸入封裝接口(10C)分別對集成電路或者IP核功能掃描輸入端口進行加密，在未解密時，外部數據無法正確的通過功能單元輸入封裝接口(10A)或掃描鏈輸入封裝接口(10C)輸入到集成電路或者IP核內部；

功能單元輸入封裝接口(10A)和掃描鏈輸入封裝接口(10C)中的三輸入異或門的三個輸入信號分別來自內部密鑰寄存器(20D)中的一位、外部密鑰寄存器(20E)中的一位和IP核或者集成電路實際的外部輸入信號；功能單元輸入封裝接口(10A)和掃描鏈輸入封裝接口(10C)中的三輸入異或門的輸出信號為實際輸入到IP核或者集成電路中的信號；

功能單元輸出封裝接口(10B)和掃描鏈輸出封裝接口(10D)分別對集成電路或者IP核功能/掃描輸出端口進行加密，在未解密時，集成電路或者IP核內部的數據無法正確的通過功能單元輸出封裝接口(10B)或掃描鏈輸出封裝接口(10D)輸出到集成電路或者IP核外部；

功能單元輸出封裝接口(10B)和掃描鏈輸出封裝接口(10D)中的三輸入異或門的三個輸入信號分別來自內部密鑰寄存器(20D)中的一位、外部密鑰寄存器(20E)中的一位和IP核或者集成電路產生的要輸出的外部輸入信號，功能單元輸出封裝接口(10B)和掃描鏈輸出封裝接口(10D)中的三輸入異或門的輸出信號為IP核或者集成電路實際輸出到外部的信號；

有限狀態機集合(10E)合包含M個有限狀態機，即{10E1,10E2...10EM}，這些有限狀態機的功能被設計為：連續接收α個正確的輸入后就會被解鎖，使得輸入數據直接通過有限狀態機，否則輸入數據就無法通過有限狀態機；M個有限狀態機被隨機的插入到功能單元輸入封裝接口(10A)和集成電路或者IP核輸入端口之間，用于增加攻擊者破解所述混淆封裝接口的難度；

混淆邏輯單元集合(10F)包含P個組合邏輯單元，即{10F1,10F2...10FP}，這些組合邏輯單元被隨機的插入到集成電路或者IP核內部，用于混淆電路；

混淆邏輯單元集合(10F)包含Y個反相器單元，這Y個反相器單元被隨機的插入到功能單元輸入封裝接口(10A)和IP核或者集成電路之間，或功能單元輸出封裝接口(10B)和IP核或者集成電路之間，同時為了防止這些反相器被識別出來，使用德摩根定律，將這些反相器移動到更深的邏輯層次；

動態混淆封裝接口(1A)受到內部密鑰寄存器(20D)和外部密鑰寄存器(20E)的控制，只有當來自內部密鑰寄存器(20D)和外部密鑰寄存器(20E)的信號使得動態混淆封裝接口(1A)輸入輸出信號完全一致時，動態混淆封裝接口(1A)才會被正確解鎖，使用者才能使用IP核或集成電路進行測試或者激活。