[發明專利]具有金屬通孔的半導體器件

有效

• 申請號: 201810576623.1
• 申請日: 2018-06-06
• 公開（公告）號: CN109037189B
• 公開（公告）日: 2023-10-03
• 發明（設計）人: 洪瑟氣;申憲宗;全輝璨;郭玟燦
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L27/092;H01L21/768;H01L21/8238
• 代理公司: 華進聯合專利商標代理有限公司 44224
• 代理人: 劉培培;何沖

一種半導體器件包括襯底，所述襯底具有器件隔離區，所述器件隔離區界定有源區。有源鰭位于所述有源區中。柵極結構沿與所述襯底的上表面正交的方向與所述有源鰭交疊，且在與第一方向相交的第二方向上延伸。源極/漏極區設置在所述有源鰭上。接觸塞連接到所述源極/漏極區且與所述有源鰭交疊。金屬通孔位于所述襯底上方的比所述接觸塞的上表面高的第一水平高度且與所述有源鰭間隔開。金屬線位于所述襯底上方的比所述第一水平高度高的第二水平高度且連接到所述金屬通孔。通孔連接層從所述接觸塞的上部部分延伸且連接到所述金屬通孔。本公開提供一種具有新穎的互連結構的半導體器件，所述新穎的互連結構與相鄰組件之間的短接缺陷的量減少。

[相關申請的交叉參考]

本申請主張在2017年6月08日在韓國知識產權局提出申請的韓國專利申請第10-2017-0071676號的優先權，所述韓國專利申請的公開內容全文并入本申請供參考。

技術領域

本發明概念的示例性實施例涉及一種半導體器件，且更具體來說涉及一種具有金屬通孔的半導體器件。

背景技術

在例如邏輯電路及存儲器等一些半導體器件中，已使用例如接觸塞等互連結構來連接到后道工序(back end of line，BEOL)的金屬線以及源極及漏極。

在高度集成的半導體器件中，線寬度及/或節距可減小或者布線可變得相對復雜，且可能會出現與和互連結構相鄰的組件之間的不期望的短接缺陷(short defect)。

發明內容

本發明概念的示例性實施例提供一種具有新穎的互連結構的半導體器件，所述新穎的互連結構與相鄰組件之間的短接缺陷的量減少。

根據本發明概念的示例性實施例，一種半導體器件包括襯底，所述襯底具有器件隔離區，所述器件隔離區界定有源區。有源鰭位于所述有源區中且在第一方向上延伸。柵極結構沿與所述襯底的上表面正交的方向與所述有源鰭交疊，且在與所述第一方向相交的第二方向上延伸。源極/漏極區設置在所述有源鰭上。接觸塞連接到所述源極/漏極區且沿與所述襯底的所述上表面正交的所述方向與所述有源鰭交疊。金屬通孔位于所述襯底上方的比所述接觸塞的上表面高的第一水平高度，且沿與所述襯底的所述上表面正交的所述方向與所述有源鰭間隔開。金屬線位于所述襯底上方的比所述第一水平高度高的第二水平高度且連接到所述金屬通孔。通孔連接層從所述接觸塞的上部部分延伸且連接到所述金屬通孔。

根據本發明概念的示例性實施例，一種半導體器件包括襯底，所述襯底具有器件隔離區，所述器件隔離區界定第一有源區及第二有源區。第一有源鰭及第二有源鰭分別位于所述第一有源區及所述第二有源區中，且在第一方向上延伸。第一柵極結構及第二柵極結構沿與所述襯底的上表面正交的方向分別與所述第一有源鰭及所述第二有源鰭交疊，且在與所述第一方向相交的第二方向上延伸。第一源極/漏極區及第二源極/漏極區分別設置在所述第一有源鰭及所述第二有源鰭上。第一接觸塞及第二接觸塞分別連接到所述第一源極/漏極區及所述第二源極/漏極區。所述第一接觸塞沿與所述襯底的所述上表面正交的所述方向與所述第一有源鰭交疊。金屬通孔位于所述襯底上方的比所述第一接觸塞的上表面高的第一水平高度，且沿與所述襯底的所述上表面正交的所述方向與所述第一有源區間隔開。金屬線位于所述襯底上方的比所述第一水平高度高的第二水平高度且連接到所述金屬通孔。通孔連接層從所述第一接觸塞的上部部分延伸到所述金屬通孔。

根據本發明概念的示例性實施例，一種半導體器件包括有源區，所述有源區具有上表面，在所述上表面中界定有多個有源鰭。柵極結構沿與所述襯底的上表面正交的方向與所述多個有源鰭中的至少一個有源鰭交疊。源極/漏極區設置在所述多個有源鰭上。接觸塞具有下表面，所述下表面連接到所述源極/漏極區。金屬通孔沿與所述襯底的所述上表面正交的所述方向與所述接觸塞間隔開，且位于所述襯底上方的比所述接觸塞的上表面高的第一水平高度。金屬線位于比所述第一水平高度高的第二水平高度且連接到所述金屬通孔。通孔連接層具有與所述接觸塞的所述上表面實質上共面的上表面，從所述接觸塞的上部部分延伸并連接到所述金屬通孔。