[發明專利]一種雙向遲滯比較器

在審

• 申請號: 201810576510.1
• 申請日: 2018-06-06
• 公開（公告）號: CN108964639A
• 公開（公告）日: 2018-12-07
• 發明（設計）人: 王俊翔;李威
• 申請（專利權）人: 電子科技大學
• 主分類號: H03K5/24
• 分類號: H03K5/24
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明屬于模擬集成電路技術領域，一種雙向遲滯比較器。本發明與傳統的遲滯比較器相比，主要實現遲滯作用的同時不引入失調量，并且提高了電路的響應速度；此外改電路還保持有穩定性及可靠性。該雙向遲滯比較器結果簡單，容易實現，具有應用價值。

技術領域

本發明屬于模擬集成電路技術領域，尤其涉及上升翻轉與下降翻轉都存在遲滯作用的比較器。

背景技術

遲滯比較器在模擬集成電路領域是非常重要的基本電路，正常條件下，遲滯比較器只在單向存在一個遲滯量，即上升或者下降過程。但是這在另一個方向存在信號干擾可能出現輸出誤觸，降低電路可靠性。

發明內容

本發明要解決的問題是針對以上問題，設計一款具有雙向穩定的遲滯比較器，同時提高抗干擾能力，減小失調。

本發明技術方案如圖所示，一種雙向遲滯比較器，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一反相器INV1、第二反相器INV2，第三反相器INV3、第四反相器INV4；第一PMOS管MP1源極接電源，其柵極接V1；第二PMOS管MP2源極接電源，柵極接V1；第三PMOS管MP3源極接電源，柵極接第一PMOS管MP1的漏極；第四PMOS管MP4源極接電源，柵極接第二PMOS管MP2的漏極；第一NMOS管MN1的漏極接第一PMOS管MP1的漏極，柵極接Va；；第二NMOS管MN2的漏極接第二PMOS管MP2的漏極，柵極接Vb；第三NMOS管MN3漏極接第一NMOS管MN1、第二NMOS管MN2的源極，柵極接V2，源極接地；第一反相器輸入接第四PMOS管MP4的漏極，輸出接第三PMOS管MP3的漏極；第二反相器輸入接第三PMOS管MP3的漏極，輸出接第四PMOS管MP4的漏極；第三反相器輸入接第四PMOS管MP4的漏極，輸出接第四反相器INV4；第四反相器輸入接第三反相器輸出，輸出接out，為輸出端。

附圖說明

圖1為本發明專利整體電路。

具體實施方式

為使本發明的上述特征和優點更加清晰，下面結合附圖對本發明的具體實施方式做詳細的說明。

Va和Vb是遲滯比較器的兩個輸入端，翻轉電壓為Va-Vb＝Vos。輸出Vc控制MP3的開啟或截止，輸出Vd控制MP4的開啟或截止，從而控制輸出out為高或者低。流過MP1，MP2的電流I,流過MN3的電流nI,其中1<n<2,從而決定遲滯量的大小。傳統的比較器中，n＝1，不存在遲滯量。令MP1，MP2偏置電流I,β為MOSFET的增益因子。

當Vb-Va>Vos1時：Vd下拉MP4打開，Vout輸出為高，從而實現遲滯功能。

當Va-Vb>Vos2時：Vc下拉MP3打開，Vout輸出為低，從而實現遲滯功能。

無論Vb大于Va，或者Va大于Vb，電路都存在一定的遲滯量，并且電路為基本的五管對稱電路，沒有因為遲滯作用而引入失調；Vc，Vd都屬于下拉電位，下拉速度快，對于快速響應電路的應用能有提升作用；當Vc為高，MP3關斷，此時MP3的漏電位懸空，因此需要將MP4的漏端通過一個反相器連接到MP3漏端，避免因此產生的干擾電位對輸出的影響，提高電路的穩定性。

以上所述，僅是本發明的較佳實施例而已，并非對本發明作任何形式上的限制。任何熟悉本領域的技術人員，在不脫離本發明技術方案范圍情況下，都可利用上述揭示的方法和技術內容對本發明技術方案做出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發明技術方案保護的范圍內。