[發明專利]一種基于FPGA的復雜邏輯判據自適應智能推理方法

有效

• 申請號: 201810572980.0
• 申請日: 2018-06-06
• 公開（公告）號: CN108875952B
• 公開（公告）日: 2022-01-25
• 發明（設計）人: 楊露;汪洲;李新洪;魏巍;趙陽生
• 申請（專利權）人: 楊露
• 主分類號: G06N5/04
• 分類號: G06N5/04
• 代理公司: 北京挺立專利事務所(普通合伙) 11265
• 代理人: 鄭杰

本發明提供了一種基于FPGA的復雜邏輯判據自適應智能推理方法，包括：FPGA讀取獨立存儲于SD卡中的邏輯判據文件；基于分離括號法對邏輯判據文件中的復雜邏輯判據解析，提取出由簡單邏輯式及變量符號構成的變量解析數組；獲取需要自適應智能推理的數據流，并對該數據流按照幀數據進行緩存；將單幀數據中的參數，依次循環代入該數據流中每條復雜邏輯判據對應的變量解析數組中進行邏輯運算，在變量解析數組中逐層計算和迭代，最終計算得到該數據流的復雜邏輯判據的自適應智能推理輸出結果。本發明解決了如何擺脫邏輯推理產品需要定制開發軟硬件制約的技術問題，實現了復雜的硬件推理機、推理算法與用戶邏輯判據的分離，大大拓展了邏輯推理的應用范圍。

技術領域

本發明涉及智能推理技術領域，尤其涉及一種基于FPGA的復雜邏輯判據自適應智能推理方法。

背景技術

邏輯運算又稱布爾運算。布爾用數學方法研究邏輯問題，成功地用等式表示判斷，把推理看作等式的變換。這種變換的有效性不依賴人們對符號的解釋，只依賴于符號的組合規律。邏輯運算一般有六種關系運算符和三種邏輯運算符。在C語言編譯系統中，關系運算符和邏輯運算符表示如下：

關系運算符：＝＝(等于)、(小于)、＝(小于等于)、(大于)、＝(大于等于)、！＝(不等于)；

邏輯運算符：(與)、||(或)、！(非)。

用邏輯運算符將關系表達式或邏輯量連接起來的有意義的式子稱為邏輯表達式。邏輯表達式的值是一個邏輯值，即“true”或“false”。C語言編譯系統在給出邏輯運算結果時，以數字1表示“真”，以數字0表示“假”，但在判斷一個量是否為“真”時，以非0表示“真”，以0表示“假”。

例如：y＝x5x10

當x＝6時，y＝1；當x＝2時，y＝0。

邏輯表達式在工程中廣泛應用于醫療、工業、航空、航天等多個領域的狀態判斷、故障診斷和邏輯推理。上述不含括號的邏輯表達式我們稱為“簡單邏輯判據”。

復雜邏輯判據是指，用邏輯運算符“與”、“或”、“非”將關系表達式或邏輯量連接起來的有意義的邏輯表達式，該邏輯表達式可能包含寫在括號中的嵌套的邏輯表達式。邏輯表達式的值是一個邏輯值，即“真”或“假”，也可以用數字表示，例如，以數字1表示“真”，以數字0表示“假”。由此可知，簡單邏輯判據是復雜邏輯判據的特殊情況。

在狀態判斷、故障診斷和邏輯推理的工程應用中，這些邏輯判據一般通過硬件邏輯電路或邏輯代碼程序實現，且需要根據用戶的不同需求定制開發。定制開發完成后，用戶難以直接實現對邏輯判據的修改。如果需要修改這些邏輯判據，往往需要再次改變邏輯電路或者重新編輯邏輯代碼。

現場可編程門陣列FPGA(Field-Programmable Gate Array)，是作為專用集成電路(ASIC)領域中的一種半定制電路出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。FPGA采用硬件描述語言(Verilog或VHDL)完成電路設計，可以經過簡單的綜合與布局，快速燒錄至FPGA上進行測試。這些可編輯元件可以被用來實現一些基本的邏輯門電路(比如AND、OR、XOR、NOT)或者更復雜一些的組合功能。在大多數FPGA里面，這些可編輯的元件里也包含記憶元件，例如觸發器(Flip-flop)或者其他更加完整的記憶塊。

傳統的采用FPGA的邏輯判據推理方法是直接將邏輯判據以程序代碼的方式，通過硬件描述語言(Verilog或VHDL)設計到FPGA中去，該邏輯判據修改難度大，修改方式復雜，需要重新編輯程序代碼并重新燒制FPGA，不利于用戶方便地對邏輯判據進行添加、修改或刪除。

發明內容