[發明專利]一種低襯底損耗的體硅CMOS結構及制作方法

在審

• 申請號: 201810563554.0
• 申請日: 2018-05-24
• 公開（公告）號: CN108766968A
• 公開（公告）日: 2018-11-06
• 發明（設計）人: 王全;劉林林;曾紹海
• 申請（專利權）人: 上海集成電路研發中心有限公司;成都微光集電科技有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;馬盼

本發明公開了一種低襯底損耗的體硅CMOS結構及其制備方法，該CMOS結構自下而上依次包括硅襯底、場區和有源區、第一介質層、無源器件區和第二介質層以及鈍化層，所述有源區和場區位于同一水平面上，所述無源器件區和第二介質層位于同一水平面上；所述無源器件區位于所述場區的正上方，且所述無源器件區在水平方向上的面積小于場區在水平方向上的面積，位于所述無源器件區正下方的硅襯底背面含有特定圖樣的硅槽，且所述硅槽中填充絕緣介質材料。本發明提供的一種低襯底損耗的體硅CMOS結構及制作方法，可以降低硅襯底的寄生效應，減小襯底的損耗，提高器件的品質因子。

技術領域

本發明涉及半導體集成電路領域，具體涉及一種低襯底損耗的體硅CMOS結構及制作方法。

背景技術

隨著半導體技術的發展，硅半導體器件的特征尺寸在不斷減小。隨著控制柵的柵極長度越來越小，CMOS器件的截止頻率f_T也越來越高，CMOS技術應用領域也已經由原來的射頻(RF)頻段，拓展至微波(Micro-Wave)甚至毫米波(mm-Wave)頻段。

在現有的體硅CMOS射頻微波毫米波電路中，由于硅襯底是導體，位于硅襯底上方的相關器件在操作過程中產生的電磁場會在襯底中產生渦流，導致器件損耗大，Q值難以做高。并且在高頻段，襯底中產生的渦流損耗將成為影響器件品質因子的主要限定因素。

發明內容

本發明所要解決的技術問題為：提供一種低襯底損耗的體硅CMOS結構及制作方法，可以降低硅襯底的寄生效應，減小襯底的損耗，得到高品質因子的射頻器件。

為了是實現上述目的，本發明所采用的技術方案為：一種低襯底損耗的體硅CMOS結構，自下而上依次包括硅襯底、場區和有源區、第一介質層、無源器件區和第二介質層以及鈍化層，所述有源區和場區位于同一水平面上，所述無源器件區和第二介質層位于同一水平面上；所述無源器件區位于所述場區的正上方，且所述無源器件區在水平方向上的面積小于場區在水平方向上的面積，位于所述無源器件區正下方的硅襯底背面含有至少一個硅槽，且所述硅槽中填充絕緣介質材料。

進一步地，所述硅槽穿透襯底并觸及所述場區。

進一步地，所述硅槽為體積相等的長方體。

進一步地，三個平行的硅槽形成一個硅槽組，所述硅槽組按照水平和垂直方向交替排列。

進一步地，所述硅槽組的間隙中分布硅孔，所述硅孔形狀為水平截面為正方形的長方體，所述硅孔在水平截面上的面積小于所述硅槽在水平截面上的面積。

進一步地，所述硅槽按照水平方向或者垂直方向等間距地排列。

進一步地，所述絕緣介質材料為樹脂材料或硅氧化物。

進一步地，所述第一介質層為金屬介質層和金屬間介質層交替疊加形成。

一種制作低襯底損耗的體硅CMOS結構的方法，包括如下步驟：

S01：在硅襯底上表面形成位于同一水平面上的場區和有源區，在場區和有源區上形成第一介質層，在第一介質層上方形成位于同一水平面上的無源器件區和第二介質層，所述無源器件區位于場區的正上方，且所述無源器件區在水平方向上的面積小于場區在水平方向上的面積，在所述無源器件區和第二介質層的正上方沉積一層鈍化層；

S02：在硅襯底背面進行光刻刻蝕，形成位于無源器件區正下方的硅襯底背面的硅槽；

S03：在硅襯底背面的硅槽中填充絕緣介質材料。

進一步地，所述步驟S03中填充絕緣介質材料之后采用平坦化工藝去除多余的絕緣介質材料，并對硅槽中的絕緣介質材料進行低溫退火。