[發明專利]半導體制造方法及半導體結構

有效

• 申請號: 201810558364.X
• 申請日: 2018-06-01
• 公開（公告）號: CN108807404B
• 公開（公告）日: 2020-04-28
• 發明（設計）人: 趙亮亮;張文杰;蓋晨光;宋宏光;周文華;王玉岐
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11556;H01L27/1157;H01L27/11582;H01L23/48;H01L21/48
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 鄧曄

本發明提供一種在三維存儲器件中的臺階區形成接觸孔的接觸孔形成方法及使用了該方法的三維存儲器件。該接觸孔形成方法包括：形成具有包括第一臺階區和第二臺階區且由至少一個介質層和至少一個導電層交替堆疊而成的臺階區的半導體結構的步驟；形成第一臺階區接觸孔及第二臺階區接觸孔，直至第一臺階區接觸孔與第一臺階層的導電層相接觸的步驟；以及在第一臺階區接觸孔的側壁及底面形成保護層的步驟；消耗保護層，并使第二臺階區接觸孔與第二臺階區的導電層相接觸的步驟。

技術領域

本發明涉及半導體制造方法及使用了該半導體制造方法的半導體結構，尤其涉及在三維存儲器件中的臺階區形成接觸孔的方法及使用了該方法的三維存儲器件。

背景技術

隨著半導體技術的不斷發展，目前存儲器制造技術已經逐步從簡單的平面結構過渡到較為復雜的三維結構，通過將存儲器單元三維地布置在襯底之上來提高集成密度。這種三維存儲器件的技術研發是國際研發的主流之一。

眾所周知，在半導體的版圖中，有源區、多晶硅和金屬層之間的連接都需要通過接觸孔或導通孔來實現。對于三維存儲器件中臺階區接觸孔的形成，由于三維存儲器件中臺階區的臺階層數較多，因此，在接觸孔形成步驟中，為了保證低層臺階有足夠的過刻蝕(Over Etch)深度，高層臺階容易出現刻蝕穿通(Punch Through)，從而無法滿足工藝要求，進而使得產品良率降低。

針對這種情況，目前業界通常選用多塊掩膜版，針對高層臺階和低層臺階來分別形成接觸孔。

發明內容

發明所要解決的技術問題

在通過使用多塊掩膜版來分別形成高層臺階和低層臺階的接觸孔的現有技術中，隨著三維存儲器件中臺階區的臺階層數的增加，相應地需要增加掩膜版的數量，由此將會導致生產成本的大幅增加。

此外，由于需要使用不同的掩膜版來分別多次形成高層臺階和低層臺階的接觸孔，制造工藝中的偏差不斷累積變大，進而有可能導致最終產品無法滿足工藝要求，使得產品良率降低。

解決技術問題所采用的技術方案

本發明是為了解決上述問題而完成的，其目的在于提供一種在三維存儲器件中的臺階區形成接觸孔的方法以及使用了該方法的三維存儲器件。

本發明所涉及的接觸孔形成方法用于形成三維存儲器件中臺階區的接觸孔，其特征在于，包括下述工序：

半導體結構形成工序，該半導體結構具有臺階區，所述臺階區包括第一臺階區和位于所述第一臺階區下方的第二臺階區，所述第一臺階區和所述第二臺階區均包含多個臺階結構，所述臺階結構由至少一個介質層和至少一個導電層交替堆疊而成；

接觸孔第一形成工序，在所述第一臺階區及所述第二臺階區上，形成與所述第一臺階區的導電層對應的第一臺階區接觸孔及與所述第二臺階區的導電層對應的第二臺階區接觸孔，其中，所述第一臺階區接觸孔與其對應的第一臺階區的導電層接觸或者位于其對應的第一臺階區的導電層上方；

保護層形成工序，在所述第一臺階區接觸孔的側壁及底面形成保護層；以及

接觸孔第二形成工序，使所述第二臺階區接觸孔與其對應的第二臺階區的導電層接觸，或者在使所述第二臺階區接觸孔與其對應的第二臺階區的導電層接觸的同時，使所述第一臺階區接觸孔與其對應的第一臺階區的導電層接觸。

優選為，在所述接觸孔第一形成工序中，所形成的所述第二臺階區接觸孔的深度比所述第一臺階區接觸孔的深度要深。

優選為，在所述保護層形成工序中，還在所述第二臺階區接觸孔的側壁的至少一部分區域形成保護層，而所述第二臺階區接觸孔的底面不形成保護層。

優選為，在所述接觸孔第一形成工序中，根據所述臺階區所包含的所述臺階結構的數量來確定所述第一臺階區接觸孔的深度。