[發(fā)明專利]多核互聯(lián)二級緩存訪問驗證方法

有效

• 申請?zhí)枺?/td>: 201810558363.5
• 申請日: 2018-06-01
• 公開（公告）號: CN109062613B
• 公開（公告）日: 2020-08-28
• 發(fā)明（設計）人: 朱濤濤
• 申請（專利權）人: 杭州中天微系統(tǒng)有限公司
• 主分類號: G06F9/38
• 分類號: G06F9/38;G06F12/0811
• 代理公司: 北京思睿峰知識產權代理有限公司 11396
• 代理人: 謝建云;趙愛軍

1.一種多核互聯(lián)二級緩存訪問驗證方法，其特征在于，包括：

步驟1：將各單核處理器向多核互聯(lián)系統(tǒng)發(fā)送的訪存?zhèn)鬏斖ㄟ^一致性傳輸監(jiān)測模塊實時檢測，并將收集的傳輸信息發(fā)送給二級緩存預期生成器；

步驟2：二級緩存預期生成器對接收到的傳輸信息進行預處理，分揀出需要訪問二級緩存的操作，并存放到緩存預期隊列中；

步驟3：將多核互聯(lián)系統(tǒng)向二級緩存發(fā)送的訪問請求通過一致性傳輸監(jiān)測模塊實時觀測，并將收集的傳輸信息發(fā)送給緩存校驗模塊；

步驟4：緩存校驗模塊根據(jù)步驟3接收的請求識別號從緩存預期隊列中尋找是否存在此請求對應的預期結果，如果預期隊列中不存在有效結果，或者預期隊列中存在有效結果，但預期結果與實際結果不一致，則認為系統(tǒng)發(fā)生錯誤，將報錯并提供錯誤信息；否則認為多核互聯(lián)系統(tǒng)操作正確，繼續(xù)執(zhí)行步驟5；

步驟5：將二級緩存向多核互聯(lián)系統(tǒng)發(fā)送的反饋信息通過一致性傳輸監(jiān)測模塊實時觀測，并將收集的傳輸信息發(fā)送給二級緩存預期生成器；

步驟6：二級緩存預期生成器按照步驟5收集的二級緩存反饋信息，從全局內存精準控制模塊中獲得各核緩存行狀態(tài)，判斷是否需要再次訪問二級緩存，如果需要訪問，則更新緩存預期隊列中對應表項信息；如果無需訪問，則將緩存預期隊列中對應表項信息刪除；同時判斷是否需要訪問主存，如果需要，則存放到主存預期隊列中；

步驟7：將多核互聯(lián)系統(tǒng)對主存發(fā)起的訪問請求通過一致性傳輸監(jiān)測模塊實時觀測，并將收集的傳輸信息發(fā)送給主存校驗模塊；

步驟8：主存校驗模塊根據(jù)步驟7接收的請求識別號從主存預期隊列中尋找此請求的有效預期結果，如果預期隊列中不存在有效結果，或者預期隊列中存在有效結果，但預期結果與實際結果不一致，則認為系統(tǒng)出現(xiàn)錯誤，主存校驗模塊將報錯并提供錯誤信息；否則認為多核互聯(lián)系統(tǒng)操作正確，繼續(xù)執(zhí)行步驟9；

步驟9：當所有傳輸結束時，緩存校驗模塊檢查緩存預期隊列是否仍舊存在剩余表項，主存校驗模塊檢查主存預期隊列是否仍舊存在剩余表項，如果緩存預期隊列或者主存預期隊列存在剩余表項，則認為系統(tǒng)出現(xiàn)錯誤，緩存校驗模塊或者主存校驗模塊將報錯并提供錯誤信息；否則認為多核互聯(lián)系統(tǒng)操作正確。

2.根據(jù)權利要求1所述的多核互聯(lián)二級緩存訪問驗證方法，其特征在于：所述步驟1中收集的傳輸信息包括多核一致性操作類型、操作地址、操作地址區(qū)間大小、操作數(shù)據(jù)、操作地址屬性和操作識別號。

3.根據(jù)權利要求1所述的多核互聯(lián)二級緩存訪問驗證方法，其特征在于：所述步驟2中對傳輸信息進行預處理的方式包括：根據(jù)操作地址屬性來進行篩選，如果操作地址屬性是非緩存屬性，則操作不會訪問二級緩存；如果操作地址屬性是緩存屬性，則操作將訪問二級緩存。

4.根據(jù)權利要求1所述的多核互聯(lián)二級緩存訪問驗證方法，其特征在于：所述步驟3中收集的傳輸信息包括二級緩存操作類型、操作地址、操作數(shù)據(jù)和操作識別號。

5.根據(jù)權利要求1所述的多核互聯(lián)二級緩存訪問驗證方法，其特征在于：所述步驟4和步驟6中支持兩個及兩個以上具有相同的識別號不同傳輸?shù)男ｒ灢僮鳎粏魏税l(fā)出兩個及兩個以上具有相同識別號的不同傳輸，多核互聯(lián)系統(tǒng)將按照發(fā)送的先后順序轉發(fā)請求，校驗系統(tǒng)也將按照相同規(guī)則進行正確性判定。

6.根據(jù)權利要求1所述的多核互聯(lián)二級緩存訪問驗證方法，其特征在于：所述步驟5中收集的傳輸信息包括緩存缺失與否指示以及返回數(shù)據(jù)。

7.根據(jù)權利要求1所述的多核互聯(lián)二級緩存訪問驗證方法，其特征在于：在所述步驟6中，全局內存精準控制模塊記錄各單核對內存地址的寫操作地址與數(shù)據(jù)以及內存地址在各單核的緩存行狀態(tài)。

8.根據(jù)權利要求1所述的多核互聯(lián)二級緩存訪問驗證方法，其特征在于：在所述步驟6中，二級緩存預期生成器依據(jù)全局內存精準控制模塊記錄提供的內存地址在各單核的緩存行狀態(tài)與二級緩存返回信息，對二級緩存的訪問操作依據(jù)總線傳輸協(xié)議轉換成對主存的訪問。