[發明專利]移位寄存器單元、柵極驅動電路、顯示裝置及驅動方法

有效

• 申請號: 201810552885.4
• 申請日: 2018-05-31
• 公開（公告）號: CN109935198B
• 公開（公告）日: 2021-01-22
• 發明（設計）人: 馮雪歡;李永謙
• 申請（專利權）人: 京東方科技集團股份有限公司;合肥鑫晟光電科技有限公司
• 主分類號: G09G3/3208
• 分類號: G09G3/3208;G11C19/28
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 彭久云

一種移位寄存器單元、柵極驅動電路、顯示裝置及驅動方法。該移位寄存器單元包括消隱輸入電路、顯示輸入電路、輸出電路和補償選擇電路。消隱輸入電路被配置為將消隱輸入信號輸入到上拉控制節點并在一幀的消隱時段將消隱上拉信號輸入到上拉節點；顯示輸入電路被配置為響應于顯示輸入信號在一幀的顯示時段將顯示上拉信號輸入到上拉節點；輸出電路配置為在上拉節點的電平的控制下，將復合輸出信號輸出至輸出端；補償選擇電路與輸出端電連接，且被配置為響應于補償選擇控制信號、利用復合輸出信號對上拉控制節點進行充電。該移位寄存器單元構成的柵極驅動電路可以對顯示面板的子像素單元進行隨機補償，可避免長時間的逐行順序補償帶來的顯示不良。

技術領域

本公開的實施例涉及一種移位寄存器單元、柵極驅動電路、顯示裝置及驅動方法。

背景技術

在顯示領域特別是OLED(Organic Light-Emitting Diode，有機發光二極管)顯示中，柵極驅動電路目前都集成在GATE IC中。IC設計中芯片的面積是影響芯片成本的主要因素，如何有效地降低芯片面積是技術開發人員需要著重考慮的。

目前用于OLED的柵極驅動電路通常要用三個子電路組合而成，即檢測電路、顯示電路和輸出兩者復合脈沖的連接電路(或門電路)，這樣的電路結構非常復雜，無法滿足高分辨率窄邊框的要求。

發明內容

本公開至少一實施例提供一種移位寄存器單元，包括消隱輸入電路、顯示輸入電路、輸出電路和補償選擇電路。所述消隱輸入電路被配置為將消隱輸入信號輸入到上拉控制節點并在一幀的消隱時段將消隱上拉信號輸入到上拉節點；所述顯示輸入電路被配置為響應于顯示輸入信號在一幀的顯示時段將顯示上拉信號輸入到所述上拉節點；所述輸出電路被配置為在所述上拉節點的電平的控制下，將復合輸出信號輸出至輸出端；所述補償選擇電路與所述輸出端電連接，且被配置為響應于補償選擇控制信號、利用所述復合輸出信號對所述上拉控制節點進行充電。

例如，在本公開一實施例提供的移位寄存器單元中，所述輸出端包括移位信號輸出端，所述移位信號輸出端輸出所述復合輸出信號，所述補償選擇電路包括第一晶體管；所述第一晶體管的柵極和補償選擇控制端連接以接收所述補償選擇控制信號，所述第一晶體管的第一極和所述移位信號輸出端連接以接收所述復合輸出信號，所述第一晶體管的第二極和所述上拉控制節點連接。

例如，在本公開一實施例提供的移位寄存器單元中，所述消隱輸入電路包括：充電子電路，被配置為響應于第二時鐘信號將所述消隱輸入信號輸入到所述上拉控制節點；存儲子電路，被配置為存儲所述充電子電路輸入的所述消隱輸入信號；隔離子電路，被配置為在所述上拉控制節點的電平和第一時鐘信號的控制下，將所述消隱上拉信號輸入到所述上拉節點。

例如，在本公開一實施例提供的移位寄存器單元中，所述充電子電路包括第二晶體管，所述第二晶體管的柵極和第二時鐘信號端連接以接收所述第二時鐘信號，所述第二晶體管的第一極和消隱輸入信號端連接以接收所述消隱輸入信號，所述第二晶體管的第二極和所述上拉控制節點連接；所述存儲子電路包括第一電容，所述第一電容的第一極和所述上拉控制節點連接，所述第一電容的第二極和第一電壓端連接以接收第一電壓；所述隔離子電路包括第三晶體管和第四晶體管，所述第三晶體管的柵極和所述上拉控制節點連接，所述第三晶體管的第一極和第三時鐘信號端連接以接收第三時鐘信號作為所述消隱上拉信號，所述第三晶體管的第二極和所述第四晶體管的第一極連接，所述第四晶體管的柵極和第一時鐘信號端連接以接收所述第一時鐘信號，所述第四晶體管的第二極和所述上拉節點連接。

例如，在本公開一實施例提供的移位寄存器單元中，所述顯示輸入電路包括第五晶體管；所述第五晶體管的柵極和顯示輸入信號端連接以接收所述顯示輸入信號，所述第五晶體管的第一極和第二電壓端連接以接收第二電壓作為所述顯示上拉信號，所述第五晶體管的第二極和所述上拉節點連接。