[發明專利]用于ESD保護的高保持高電壓FET及其制造方法

有效

• 申請號: 201810550609.4
• 申請日: 2018-05-31
• 公開（公告）號: CN109411466B
• 公開（公告）日: 2023-07-18
• 發明（設計）人: Y·F·M·索拉羅;V·S·肖帕里;C·E·吉爾
• 申請（專利權）人: 新加坡商格羅方德半導體私人有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

1.一種用于靜電放電保護的方法，其包含：

形成位在一部分p型襯底中的n摻雜井區；

形成位在一部分該n摻雜井區中的高電壓p型井區；

形成位在一部分該n摻雜井區中與該高電壓p型井區側向隔開的n型井；

形成位在一部分該高電壓p型井區中的低電壓p型井區；

形成分別穿過一部分該低電壓p型井區及穿過一部分該n摻雜井區與n型井的第一淺溝槽隔離結構及第二淺溝槽隔離結構；

形成位在該p型襯底上方的柵極；

形成位在一部分該低電壓p型井區中側向隔開的第一P+植入物與第二P+植入物，該第二P+植入物的邊緣與該柵極的邊緣對準；

形成位在該低電壓p型井區中介于該第一淺溝槽隔離結構與該第二P+植入物之間并與該第一淺溝槽隔離結構與該第二P+植入物相鄰的第一N+植入物、及位在該n型井中相鄰于該第二淺溝槽隔離結構的第二N+植入物；以及

形成分別位在該第一P+植入物、第一N+植入物、第二P+植入物與第二N+植入物上方的第一接觸部與第二接觸部、及位在該第二N+植入物的一部分上方而不形成該第一接觸部與該第二接觸部的電接觸部。

2.如權利要求1所述的方法，其包含形成具有邊緣延展通過該第二P+植入物的邊緣一距離、并且位在一部分該柵極底下的該低電壓p型井區。

3.如權利要求2所述的方法，其特征在于，該距離包含0.3微米(μm)至1.5μm。

4.如權利要求1所述的方法，其包含形成具有邊緣在最接近該柵極的該第二P+植入物的邊緣前一距離處終止的該低電壓p型井區。

5.如權利要求4所述的方法，其特征在于，該距離包含0.1μm至0.3μm。

6.如權利要求1所述的方法，進一步包含：

形成分別位在該第一N+植入物、第一P+植入物、第二N+植入物與第二P+植入物各者上方的接觸部；以及

形成位在該第二N+植入物的一部分上方而不形成該接觸部的電接觸部。

7.如權利要求1所述的方法，進一步包含：

形成分別透過一部分該p型襯底、該p型襯底與n摻雜井區、及該n摻雜井區、高電壓p型井區與低電壓p型井區側向隔開的第一淺溝槽隔離結構、第二淺溝槽隔離結構及第三淺溝槽隔離結構，其中，該第三淺溝槽隔離結構的邊緣相鄰于該第一P+植入物；

形成位在一部分該p型襯底中介于該第一淺溝槽隔離結構與第二淺溝槽隔離結構之間并與該第一淺溝槽隔離結構與第二淺溝槽隔離結構相鄰的P+植入物；

形成位在一部分該n摻雜井區中介于該第二淺溝槽隔離結構與第三淺溝槽隔離結構之間并與該第二淺溝槽隔離結構與第三淺溝槽隔離結構相鄰的N+植入物；以及

形成穿過一部分該p型襯底與n摻雜井區并且相鄰于該n型井與第二N+植入物的第四淺溝槽隔離結構。

8.如權利要求7所述的方法，其包含形成位在該P+植入物與N+植入物各者上方的接觸部。

9.如權利要求1所述的方法，進一步包含在形成該柵極前，先形成位在該高電壓p型井區與n摻雜井區的各別部分上方的柵極介電層。