[發明專利]基于現場可編程門陣列FPGA的圖像分類方法

在審

• 申請號: 201810549729.2
• 申請日: 2018-05-31
• 公開（公告）號: CN108830195A
• 公開（公告）日: 2018-11-16
• 發明（設計）人: 田小林;逯甜甜;張晰;焦李成;丁鑫
• 申請（專利權）人: 西安電子科技大學
• 主分類號: G06K9/00
• 分類號: G06K9/00;G06K9/62;G06N3/04;G06N3/08
• 代理公司: 陜西電子工業專利中心 61205
• 代理人: 田文英;王品華

1.一種基于現場可編程門陣列FPGA的圖像分類方法，其特征在于，構建卷積神經網絡，訓練卷積神經網絡參數，提取圖像特征，在現場可編程門陣列FPGA上進行圖像分類；該方法的步驟包括如下：

(1)獲取測試數據集：

從含有4種目標類別的圖片集的每一個類別中隨機選取132幅圖片，組成測試數據集；

(2)獲取訓練數據集：

從含有4種目標類別的圖片集的每一個類別中隨機選取220幅圖片，組成訓練數據集；

(3)搭建卷積神經網絡：

搭建一個含有10個卷積層，3個最大池化層，1個平均池化層和一個柔性最大值softmax層共15層的卷積神經網絡；

(4)設置卷積神經網絡中各層的內核參數；

(5)訓練卷積神經網絡：

(5a)將訓練數據集輸入到卷積神經網絡中；

(5b)使用隨機梯度下降法，更新卷積神經網絡卷積層的每一個節點的權值，得到訓練好的卷積神經網絡；

(6)對測試數據集進行測試：

(6a)將訓練好的卷積神經網絡保存到現場可編程門陣列FPGA的全局內存中；

(6b)將測試數據集輸入到訓練好的卷積神經網絡中，對測試數據集中的每幅圖片進行分類；

(7)計算測試數據集的準確率。

2.根據權利要求1所述的基于現場可編程門陣列FPGA的圖像分類方法，其特征在于，步驟(3)中所述15層的卷積神經網絡的結構如下：該網絡的第1，3，5，6，7，8，9，10，11，13層為卷積層，第2，4，12層為最大池化層，第14層為平均池化層，第15層為柔性最大值softmax層，第1、3、11層卷積層的輸出值作為第2、4、12層最大池化層的輸入值，第13層卷積層的輸出值作為第14層平均池化層的輸入值，第14層平均池化層的輸出值作為第15層柔性最大值softmax層的輸入值。

3.根據權利要求1所述的基于現場可編程門陣列FPGA的圖像分類方法，其特征在于，步驟(4)中所述卷積神經網絡中各層的內核參數如下：

將卷積神經網絡的第1，11層卷積層的特征映射圖的總數設置為32個，卷積核的尺度設置為3×3個節點，步長為1，激活函數為修正線性單元relu函數；

將卷積神經網絡的第3，9，10層卷積層的特征映射圖的總數設置為64個，卷積核的尺度設置為3×3個節點，步長為1，激活函數為修正線性單元relu函數；

將卷積神經網絡的第5，8層卷積層的特征映射圖的總數設置為128個，卷積核的尺度設置為3×3個節點，步長為1，激活函數為修正線性單元relu函數；

將卷積神經網絡的第6，7層卷積層的特征映射圖的總數設置為256個，卷積核的尺度設置為3×3個節點，步長為1，激活函數為修正線性單元relu函數；

將卷積神經網絡的第13層卷積層的特征映射圖的總數設置為4個，卷積核的尺度設置為3×3個節點，步長為1，激活函數為修正線性單元leaky函數；

將卷積神經網絡的第2，4，12層最大池化層的特征映射圖的尺寸設置為2×2個節點；

將卷積神經網絡的第14層平均池化層的特征映射圖的尺寸設置為4個節點。

4.根據權利要求1所述的基于現場可編程門陣列FPGA的圖像分類方法，其特征在于，步驟(5b)中所述的使用隨機梯度下降法，更新卷積神經網絡卷積層的每一個節點的權值，得到訓練好的卷積神經網絡的具體步驟如下：

第1步，用卷積神經網絡輸出值的均方誤差值，對卷積神經網絡卷積層中每一個節點的權值取偏導，得到卷積神經網絡卷積層中每一個節點更新前的權值的梯度值；

第2步，按照下式，計算卷積神經網絡卷積層中每一個節點更新后的權值：

其中，表示卷積神經網絡卷積層第n個節點更新后的權值，w_n表示卷積神經網絡卷積層第n個節點更新前的權值，α表示學習率，其取值范圍為(0,1)，Δw_n表示卷積神經網絡卷積層中每一個節點更新前的權值的梯度值。

5.根據權利要求1所述的基于現場可編程門陣列FPGA的圖像分類方法，其特征在于，步驟(7)中所述測試數據集的準確率的公式如下：

c＝k/n

其中，c表示測試數據集的準確率，k表示分類正確的圖片數，n表示測試數據集總圖片數。