[發明專利]編碼器系統

在審

• 申請號: 201810549502.8
• 申請日: 2018-05-31
• 公開（公告）號: CN108801301A
• 公開（公告）日: 2018-11-13
• 發明（設計）人: 魏紅
• 申請（專利權）人: 蘇州匯川技術有限公司
• 主分類號: G01D5/34
• 分類號: G01D5/34;G01D5/249
• 代理公司: 深圳市順天達專利商標代理有限公司 44217
• 代理人: 陸軍

1.一種編碼器系統，其特征在于，包括處理器以及獨立于所述處理器的感光元件、比較器組件和運放組件；所述感光元件包括至少一組第一輸出端子和至少一組第二輸出端子，且每一組所述第一輸出端子和每一組所述第二輸出端子分別輸出一組正余弦信號；所述感光元件的第一輸出端子連接到所述比較器組件的輸入端、所述第二輸出端子連接到所述運放組件的輸入端；所述比較器組件的輸出端連接到所述處理器的第一輸入引腳，所述運放組件的輸出端連接到所述處理器的第二輸入引腳。

2.根據權利要求1所述的編碼器系統，其特征在于，所述處理器的第一輸入引腳為脈沖信號輸入引腳，且所述處理器包括兩組第一輸入引腳，所述比較器組件包括第一比較單元和第二比較單元；所述感光元件包括兩組第一輸出端子，其中一組第一輸出端子向所述第一比較單元輸出主碼道正余弦信號，另一組第一輸出端子向所述第二比較單元輸出游標碼道正余弦信號；所述第一比較單元將輸入的主碼道正余弦信號轉換為第一正交方波后輸入到所述處理器的其中一組第一輸入引腳，所述第二比較單元將所述游標碼道正余弦信號轉換為第二正交方波后輸入到所述處理器的另一組第一輸入引腳。

3.根據權利要求1所述的編碼器系統，其特征在于，所述處理器的第二輸入引腳為模擬信號輸入引腳，且所述處理器包括三組第二輸入引腳，所述運放組件包括第一運算放大單元、第二運算放大單元和第三運算放大單元；所述感光元件包括三組第二輸出端子，其中第一組第二輸出端子向所述第一運算放大單元輸出主碼道正余弦信號，第二組第二輸出端子向所述第二運算放大單元輸出游標碼道正余弦信號，第三組第二輸出端子向所述第三運算放大單元輸出段碼道正余弦信號；所述第一運算放大單元將輸入的主碼道正余弦信號做放大處理后輸入到所述處理器的第一組第二輸入引腳，所述第二運算放大單元將所述游標碼道正余弦信號做放大處理后輸入到所述處理器的第二組第二輸入引腳，所述第三運算放大單元將所述段碼道正余弦信號做放大處理后輸入到所述處理器的第三組第二輸入引腳。

4.根據權利要求1所述的編碼器系統，其特征在于，所述處理器包括喚醒引腳和供電引腳；所述系統還包括第一電壓偵測單元，所述第一電壓偵測單元的偵測輸入端連接到所述處理器的供電引腳，且所述第一電壓偵測單元的偵測輸出端連接到所述處理器的喚醒引腳；所述第一電壓偵測單元包括有第一喚醒芯片，所述第一喚醒芯片在偵測到所述偵測輸入端的電壓大于預設值時通過所述偵測輸出端輸出喚醒信號。

5.根據權利要求1所述的編碼器系統，其特征在于，所述系統包括多圈傳感器組，且所述多圈傳感器組的第一輸出端連接到所述處理器的第三輸入引腳；所述處理器的第三輸入引腳為脈沖信號輸入引腳。

6.根據權利要求5所述的編碼器系統，其特征在于，所述多圈傳感器組包括第一多圈傳感器和第二多圈傳感器，且所述第一多圈傳感器和第二多圈傳感器正交放置。

7.根據權利要求5所述的編碼器系統，其特征在于，所述處理器包括喚醒引腳和供電引腳；所述系統還包括第二電壓偵測單元，所述第二電壓偵測單元的第一偵測輸入端連接到所述處理器的供電引腳、第二偵測輸入端連接到所述多圈傳感器組的第二輸出端，且所述第二電壓偵測單元的偵測輸出端連接到所述處理器的喚醒引腳；所述第二電壓偵測單元包括第二喚醒芯片，且所述第二喚醒芯片在所述第一偵測輸入端的電壓大于預設值且第二偵測輸入端具有脈沖信號時使所述偵測輸出端輸出喚醒信號。

8.根據權利要求1所述的編碼器系統，其特征在于，所述系統還包括采樣電路、發光體以及光源驅動電路，所述采樣電路的輸入端連接到所述感光元件的任一組第一輸出端子或第二輸出端子，且所述采樣電路的輸出端連接到所述處理器的第四輸入引腳，所述光源驅動電路的輸出端連接到所述發光體、控制端連接到所述處理器的控制信號輸出引腳，所述處理器根據所述第四輸入引腳的電壓幅值調整所述控制信號輸出引腳的輸出信號。