[發明專利]一種低壓低功耗基準電路

在審

• 申請號: 201810542492.5
• 申請日: 2018-05-30
• 公開（公告）號: CN108415503A
• 公開（公告）日: 2018-08-17
• 發明（設計）人: 陳磊
• 申請（專利權）人: 丹陽恒芯電子有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種低壓低功耗基準電路，其特征在于，包括：

一啟動電路，用于完成所述基準電路的啟動，同時提供偏置；

一電流基準產生電路，采用自偏置結構，目的是提供盡可能獨立于電源電壓變化的電流，補償溫度對基準電壓的影響；一有效負載電路，產生核心的基準電流和基準電壓，產生基準電壓的精度非常高。

2.如權利要求1所述的一種低壓低功耗基準電路，其特征在于：所述啟動電路由第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4、第一NMOS管NM1、第二NMOS管NM2和第三NMOS管NM3構成；PM1管的源極和PM4管的源極都與電源電壓VDD相連接；PM1管的漏極與NM1管的漏極、NM1管的柵極、PM2管的柵極和NM2管的柵極相連接；PM4管的柵極與PM4管的漏極和PM3管的源極相連接；PM3管的柵極與PM3管的漏極和PM2管的源極相連接；PM2管的漏極和NM2管的漏極和NM3管的柵極相連接；NM1管的源極和NM2管的源極接地。

3.如權利要求1所述的一種低壓低功耗基準電路，其特征在于：所述電流基準產生由第五PMOS管PM5、第六PMOS管PM6、第四NMOS管NM4、第五NMOS管NM5和第六NMOS管NM6構成；PM5管的源極和PM6管的源極都與電源電壓VDD相連接；PM5管的柵極與PM5管的漏極、PM1管的柵極、NM3管的漏極、PM6管的柵極和NM4管的漏極相連接；PM6管的漏極與NM3管的源極、NM6管的柵極、NM6管的漏極和NM5管的柵極相連接；NM4管的柵極與NM6管的源極和NM5管的漏極相連接；NM4管的源極和NM5管的源極接地。

4.如權利要求1所述的一種低壓低功耗基準電路，其特征在于：所述有效負載電路由第七PMOS管PM7和第七NMOS管NM7構成；PM7管的源極與電源電壓VDD相連接；PM7管的柵極與PM1管的柵極相連接；PM7管的漏極與NM7管的柵極和NM7管的漏極相連接；NM7管的源極接地。