[發明專利]一種優化高速鏈路電容處阻抗不連續性的方法有效
| 申請號： | 201810542387.1 | 申請日： | 2018-05-30 |
| 公開（公告）號： | CN108733956B | 公開（公告）日： | 2021-11-02 |
| 發明（設計）人： | 榮世立 | 申請（專利權）人： | 鄭州云海信息技術有限公司 |
| 主分類號： | G06F30/32 | 分類號： | G06F30/32 |
| 代理公司： | 暫無信息 | 代理人： | 暫無信息 |
| 地址： | 450018 河南省鄭州市*** | 國省代碼： | 河南;41 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 優化 高速 電容 阻抗 連續性 方法 | ||
【權利要求書】：
1.一種優化高速鏈路電容處阻抗不連續性的方法，其特征在于，所述高速鏈路包括主板，所述主板包括發射端、電容和接收端；發射端與電容通過引出線L1、主板主走線L2相連，電容與接收端通過連接線L3相連；
所述方法包括以下步驟：
在L2與電容之間增加過渡區走線A1，在電容與L3之間增加過渡區走線A2；
調整A1和A2阻抗，并針對A1和A2不同阻抗進行時域反射計仿真；
根據仿真結果對比A1和A2不同阻抗時，所述高速鏈路阻抗連續性情況；
根據對比結果，確定A1和A2最佳阻抗值。
2.根據權利要求1所述的優化高速鏈路電容處阻抗不連續性的方法，其特征在于，L2與A1長度之和保持定值。
3.根據權利要求1所述的優化高速鏈路電容處阻抗不連續性的方法，其特征在于，L3與A2長度之和保持定值。
4.根據權利要求1所述的優化高速鏈路電容處阻抗不連續性的方法，其特征在于，所述高速鏈路為PCIE鏈路。
下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于鄭州云海信息技術有限公司，未經鄭州云海信息技術有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201810542387.1/1.html，轉載請聲明來源鉆瓜專利網。
