[發明專利]用于陣列基板行驅動單元的或邏輯運算電路

有效

• 申請號: 201810541980.4
• 申請日: 2018-05-30
• 公開（公告）號: CN108735163B
• 公開（公告）日: 2020-11-17
• 發明（設計）人: 袁志東;李永謙;袁粲;李蒙
• 申請（專利權）人: 京東方科技集團股份有限公司;合肥鑫晟光電科技有限公司
• 主分類號: G09G3/3266
• 分類號: G09G3/3266
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 張潤

1.一種用于陣列基板行驅動單元的或邏輯運算電路，其特征在于，所述陣列基板行驅動單元包括第一陣列基板行驅動子單元和第二陣列基板行驅動子單元，所述或邏輯運算電路包括：

第一反相器，所述第一反相器用于對所述第一陣列基板行驅動子單元提供的第一上拉控制信號進行反相以輸出第一下拉控制信號；

第二反相器，所述第二反相器用于對所述第二陣列基板行驅動子單元提供的第二上拉控制信號進行反相以輸出第二下拉控制信號；

下拉模塊，所述下拉模塊用于對所述第一下拉控制信號和所述第二下拉控制信號進行下拉處理以實現或運算，并輸出門極信號，其中，所述第一反相器與所述第一陣列基板行驅動子單元中的反相模塊復用、且所述第二反相器與所述第二陣列基板行驅動子單元中的反相模塊復用，以便所述下拉模塊根據所述第一陣列基板行驅動子單元提供的下拉控制信號和所述第二陣列基板行驅動子單元提供的下拉控制信號進行或運算，所述第一反相器與所述第二反相器為GOA單元中下拉節點與上拉節點之間的反相器；上拉模塊，所述上拉模塊對所述門極信號進行上拉處理。

2.如權利要求1所述的用于陣列基板行驅動單元的或邏輯運算電路，其特征在于，所述上拉模塊包括：

第一晶體管，所述第一晶體管的第一端和控制端相連后連接到第一預設電源；

第二晶體管，所述第二晶體管的第一端連接到所述第一預設電源，所述第二晶體管的控制端與所述第一晶體管的第二端相連并具有第一節點；

第一電容，所述第一電容的一端與所述第一節點相連，所述第一電容的另一端與所述第二晶體管的第二端相連后連接到所述下拉模塊的輸出端。

3.如權利要求2所述的用于陣列基板行驅動單元的或邏輯運算電路，其特征在于，所述下拉模塊包括：

第三晶體管，所述第三晶體管的第一端與所述第一節點相連，所述第三晶體管的控制端接收所述第二下拉控制信號；

第四晶體管，所述第四晶體管的第一端與所述第三晶體管的第二端相連，所述第四晶體管的控制端接收所述第一下拉控制信號，所述第四晶體管的第二端連接到第二預設電源；

第五晶體管，所述第五晶體管的第一端作為所述下拉模塊的輸出端，所述第五晶體管的控制端與所述第三晶體管的控制端相連；

第六晶體管，所述第六晶體管的第一端與所述第五晶體管的第二端相連，所述第六晶體管的控制端與所述第四晶體管的控制端相連，所述第六晶體管的第二端連接到所述第二預設電源。

4.如權利要求3所述的用于陣列基板行驅動單元的或邏輯運算電路，其特征在于，所述第一晶體管至所述第六晶體管均為耗盡型TFT。

5.如權利要求1所述的用于陣列基板行驅動單元的或邏輯運算電路，其特征在于，所述第一反相器包括：

第七晶體管，所述第七晶體管的第一端和控制端相連后連接到第一預設電源；

第八晶體管，所述第八晶體管的第一端與所述第七晶體管的第二端相連且具有第二節點，所述第八晶體管的控制端接收所述第一上拉控制信號，所述第八晶體管的第二端連接到第二預設電源，所述第二節點作為所述第一反相器的輸出端。

6.如權利要求1所述的用于陣列基板行驅動單元的或邏輯運算電路，其特征在于，所述第二反相器包括：

第九晶體管，所述第九晶體管的第一端和控制端相連后連接到第一預設電源；

第十晶體管，所述第十晶體管的第一端與所述第九晶體管的第二端相連且具有第三節點，所述第十晶體管的控制端接收所述第二上拉控制信號，所述第十晶體管的第二端連接到第二預設電源，所述第三節點作為所述第二反相器的輸出端。

7.一種顯示裝置的驅動電路，其特征在于，包括如權利要求1-6中任一項所述的用于陣列基板行驅動單元的或邏輯運算電路。

8.一種顯示裝置，其特征在于，包括如權利要求7所述的顯示裝置的驅動電路。

9.一種顯示屏，其特征在于，包括如權利要求8所述的顯示裝置。