[發明專利]集成電路的制造方法及其結構

在審

• 申請號: 201810536752.8
• 申請日: 2018-05-30
• 公開（公告）號: CN108766899A
• 公開（公告）日: 2018-11-06
• 發明（設計）人: 葉康;王昌鋒;廖端泉
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L23/528
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

本發明涉及一種集成電路制造方法，涉及集成電路技術，包括：步驟S1，提供晶圓，晶圓包括襯底和第一層絕緣層，第一層絕緣層位于襯底上；步驟S2，在第一層絕緣層之上形成一晶體管的漏極和源極；步驟S3，在第一層絕緣層之上形成晶體管的柵極及被動元件的至少一金屬布線；步驟S4，形成第二層絕緣層，第二層絕緣層包圍晶體管及第一層絕緣層之上的至少一金屬布線；步驟S5，在第二層絕緣層內形成多個連接孔，多個連接孔的一端連接第一層絕緣層之上的至少一金屬布線；以及步驟S6，在第二層絕緣層之上形成被動元件的至少一金屬布線，多個連接孔的另一端連接第二層絕緣層之上的至少一金屬布線，以形成至少一被動元件，以提高被動元件的性能。

技術領域

本發明涉及一種集成電路制造技術，尤其涉及一種提高被動元件性能的集成電路制造方法。

背景技術

在半導體集成電路中，需要主動元件及被動元件來完成一定的功能。常見的主動元件有如晶體管等，常見的被動元件有如電容和電感等。對于被動元件，希望電容和電感的特性越來越好，能實現的電容值越來越大；且在半導體集成電路制造過程中，希望步驟越來越少，制造越來越簡單。

發明內容

本發明的目的在于提供一種集成電路的制造方法，以提高被動元件性能或增加電容的容值。

本發明提供的集成電路的制造方法，包括：步驟S1，提供一晶圓，晶圓包括襯底和第一層絕緣層，其中所述第一層絕緣層位于所述襯底上；步驟S2，在所述第一層絕緣層之上形成一晶體管的漏極和源極；步驟S3，在所述第一層絕緣層之上形成所述晶體管的柵極及被動元件的至少一金屬布線；步驟S4，形成第二層絕緣層，所述第二層絕緣層包圍所述晶體管及第一層絕緣層之上的所述至少一金屬布線；步驟S5，在所述第二層絕緣層內形成多個連接孔，其中所述多個連接孔的一端連接第一層絕緣層之上的所述至少一金屬布線；以及步驟S6，在所述第二層絕緣層之上形成被動元件的至少一金屬布線，且所述多個連接孔的另一端連接第二層絕緣層之上的所述至少一金屬布線，以形成至少一被動元件。

更進一步的，還包括步驟S7，形成第三層絕緣層，所述第三層絕緣層包圍第二層絕緣層之上的所述至少一金屬布線；步驟S8，形成多個過孔，所述多個過孔的一端連接第二層絕緣層之上的所述至少一金屬布線；步驟S9，在所述第三層絕緣層之上形成被動元件的至少一金屬布線，且所述多個過孔的另一端連接第三層絕緣層之上的所述至少一金屬布線，以形成至少一被動元件。

更進一步的，步驟S7還包括步驟S71，在形成所述第三層絕緣層之前形成一第一阻擋層，所述第一阻擋層位于所述第二層絕緣層上并填充第二層絕緣層之上的所述至少一金屬布線之間。

更進一步的，步驟S8還包括步驟S81，在形成所述多個過孔之前形成第二阻擋層和第四絕緣層，其中所述第二阻擋層位于所述第三絕緣層與所述第四絕緣層之間，并所述第二阻擋層填充所述多個過孔之間，所述第四絕緣層填充第三層絕緣層之上的所述至少一金屬布線之間，并覆蓋第三層絕緣層之上的所述至少一金屬布線。

更進一步的，第一層絕緣層之上的所述至少一金屬布線包括一第一金屬布線和一第二金屬布線，其中所述第一金屬布線和所述第二金屬布線構成一電容的兩個電極。

更進一步的，第一層絕緣層之上的所述至少一金屬布線包括一第三金屬布線，所述第三金屬布線為一電感繞組。