[發明專利]串行化器、數據傳輸電路、半導體裝置以及包括其的系統

有效

• 申請號: 201810499782.6
• 申請日: 2018-05-23
• 公開（公告）號: CN109245774B
• 公開（公告）日: 2022-06-24
• 發明（設計）人: 李賢培
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H03M9/00
• 分類號: H03M9/00
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 李少丹;許偉群

串行化器可以包括預緩沖器級和主緩沖器級。預緩沖器級可以被配置為通過同步于多個預時鐘信號而分別緩沖多個信號來產生多個延遲信號。主緩沖器級可以被配置為通過同步于多個主時鐘信號而分別緩沖多個延遲信號來產生輸出信號。多個預時鐘信號可以與多個主時鐘信號分別具有相位差。

相關申請的交叉引用

本申請基于要求于2017年7月10日向韓國知識產權局提交的申請號為10-2017-0087241的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

各種實施例總體而言涉及半導體技術，并且更具體地，涉及串行化器和數據傳輸電路、半導體裝置以及包括其的系統。

背景技術

電子設備包括許多電子元件，并且計算機系統包括許多包含半導體裝置的電子元件。計算機系統的半導體裝置可以同步于時鐘而傳輸數據，并且可以執行串行通信。半導體裝置可以使從另一個半導體裝置提供的串行化數據并行化，以便迅速處理大量數據。另外，半導體裝置可以使并行化的內部數據串行化，并且可以將串行化的數據提供給另一個半導體裝置。即，半導體裝置可以包括串行化器，該串行化器被配置為使并行化的數據串行化以用于在數據總線上進行的串行通信。

總體而言，串行化器可以通過自身同步于時鐘的邊沿而依次輸出多個數據。目前，與計算機系統和半導體裝置相關的研究與開發(研發)趨向于高運行速度和低功耗。隨著系統的運行速度的增大，時鐘速度變得更高，并且隨著系統的功耗減少，時鐘和數據的持續時間縮短或者變窄。因此，根據當前的研究與開發趨勢，需要能夠正確地使數據串行化的串行化器。

發明內容

在一個實施例中，可以提供一種串行化器。串行化器可以包括預緩沖器級，該預緩沖器級被配置為通過同步于多個預時鐘信號而分別緩沖多個信號來產生多個延遲信號。串行化器可以包括主緩沖器級，該主緩沖器級被配置為通過同步于多個主時鐘信號而分別緩沖多個延遲信號來產生輸出信號。多個預時鐘信號可以與多個主時鐘信號分別具有相位差。

在一個實施例中，可以提供一種串行化器。串行化器可以包括預緩沖器級，該預緩沖器級被配置為通過同步于第一時鐘信號而緩沖第一信號來產生第一延遲信號，并且通過同步于第二時鐘信號而緩沖第二信號來產生第二延遲信號。串行化器可以包括主緩沖器級，該主緩沖器級被配置為通過同步于第二時鐘信號而緩沖第一延遲信號來產生輸出信號。

在一個實施例中，可以提供一種串行化器。串行化器可以包括預緩沖器級，該預緩沖器級被配置為通過同步于第一時鐘信號至第四時鐘信號而分別緩沖第一信號至第四信號來產生第一延遲信號至第四延遲信號。串行化器可以包括主緩沖器級，該主緩沖器級被配置為通過同步于第一時鐘信號至第四時鐘信號而分別緩沖第一延遲信號至第四延遲信號來產生輸出信號。

在一個實施例中，可以提供一種數據傳輸電路。數據傳輸電路可以包括管道鎖存器電路，該管道鎖存器電路被配置為通過布置多個內部數據組來輸出第一數據至第四數據。數據傳輸電路可以包括預緩沖器級，該預緩沖器級被配置為通過同步于第一時鐘信號至第四時鐘信號而分別緩沖第一數據至第四數據來產生第一延遲數據至第四延遲數據。數據傳輸電路可以包括主緩沖器級，該主緩沖器級被配置為通過同步于第一時鐘信號至第四時鐘信號而分別緩沖第一延遲數據至第四延遲數據來產生輸出數據。

附圖說明

圖1是示出根據一個實施例的串行化器的配置的示例性代表的示意圖。

圖2是示出圖1中所示的預緩沖器級的配置的示例性代表的示意圖。

圖3是示出圖2中所示的第一預緩沖器的配置的示例性代表的示意圖。

圖4是示出圖1中所示的主緩沖器級的配置的示例性代表的示意圖。

圖5A和圖5B是示出根據一個實施例的串行化器的操作的示例性代表的時序圖。

圖6是示出根據一個實施例的系統的配置的示例性代表的示意圖。