[發明專利]一種MOS控制晶閘管芯片

在審

• 申請號: 201810480977.6
• 申請日: 2018-05-18
• 公開（公告）號: CN108417571A
• 公開（公告）日: 2018-08-17
• 發明（設計）人: 楊顯精;張守明;李洪朋
• 申請（專利權）人: 北京時代華諾科技有限公司
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L27/102
• 代理公司: 北京正理專利代理有限公司 11257
• 代理人: 張雪梅

1.一種MOS控制的晶閘管芯片，其特征在于，包括：

單胞結構，包括多個并聯連接的第一類型單胞和多個并聯連接的第二類型單胞，所述第一類型單胞位于所述第二類型單胞外側，所述第一類型單胞為開通單胞，且所述第二類型單胞為關斷單胞；以及

終端結構，位于所述單胞結構外圍。

2.根據權利要求1所述的MOS控制的晶閘管芯片，其特征在于，所述多個開通單胞包圍所述多個關斷單胞。

3.根據權利要求2所述的MOS控制的晶閘管芯片，其特征在于，所述多個開通單胞在所述多個關斷單胞外圍單圈設置。

4.根據權利要求2所述的MOS控制的晶閘管芯片，其特征在于，所述多個開通單胞的數量小于所述多個關斷單胞的數量。

5.如權利要求1所述的MOS控制晶閘管芯片，其特征在于，所述第一單胞包括依次形成在第一導電類型襯底上的：

第二導電類型的緩沖層；

第二導電類型的外延層；

形成在所述外延層中的第一導電類型的第一阱區；

形成在所述第一阱區中的第二導電類型的第二阱區；

形成在所述第一阱區和所述第二阱區上的柵極絕緣層，部分地暴露所述第二阱區；

形成在所述柵極絕緣層上的柵極；

形成在所述暴露的第二阱區上的第一電極；以及

形成在所述襯底另一側上的第二電極。

6.如權利要求1所述的MOS控制晶閘管芯片，其特征在于，所述第二單胞包括依次形成在第一導電類型襯底上的：

第二導電類型的緩沖層；

第二導電類型的外延層；

形成在所述外延層中的第一導電類型的第一阱區；

形成在所述第一阱區中的第二導電類型的第二阱區；

形成在所述第二阱區中的第三阱區，在每個所述第二阱區中包括間隔布置的兩個所述第三阱區；

形成在所述第一阱區、第二阱區和第三阱區上的柵極絕緣層，部分地暴露所述第二阱區和所述第三阱區；

形成在所述柵極絕緣層上的柵極；

形成在暴露的所述第二阱區和所述第三阱區上的第一電極；以及

形成在所述襯底另一側上的第二電極。

7.如權利要求5或6所述的MOS控制晶閘管芯片，其特征在于，所述第一導電類型為P型，所述第二導電類型為N型。

8.如權利要求5或6所述的MOS控制晶閘管芯片，其特征在于，所述第一導電類型為N型，所述第二導電類型為P型。

9.如權利要求1所述的MOS控制晶閘管芯片，其特征在于，所述終端結構包括多個場板和多個場限環，所述多個場限環間隔分布，所述多個場板布置在所述多個場限環上方并部分覆蓋所述多個場限環中的相應場限環。