[發明專利]一種實現Powerlink工業實時以太網通訊的主/從站卡的設計方法

有效

• 申請號: 201810473629.6
• 申請日: 2018-05-17
• 公開（公告）號: CN108833241B
• 公開（公告）日: 2020-10-20
• 發明（設計）人: 文長明;文可;項曦文;儲成君;尹若嵬
• 申請（專利權）人: 中工科安科技有限公司;文長明;文可
• 主分類號: H04L12/40
• 分類號: H04L12/40;H04L29/08
• 代理公司: 合肥市澤信專利代理事務所(普通合伙) 34144
• 代理人: 方榮肖

本發明公開了一種實現Powerlink工業實時以太網通訊的主/從站卡的設計方法。所述主從/站卡能配置成Powerlink工業實時以太網通訊主站卡或者從站卡。主/從站卡在設計時，在FPGA內部構建Powerlink協議棧的內核層和MAC層，還構建CAL驅動，CAL驅動與內核層連接。主/從站卡使用時，把金手指插入上位機主板CAL母座中，上位機運行CAL接口驅動、Powerlink協議棧的用戶層和應用程序。本發明通過在Powerlink協議棧內部設置高速串行差分信號CAL接口，在保證百兆以上高速率傳輸的同時，又能保證信號的穩定性，提高了通訊速率，縮短了循環周期，從而提高了通訊的實時性。

技術領域

本發明涉及工業現場總線技術領域的一種工業實時以太網通訊設備的設計方法，具體為一種實現Powerlink工業實時以太網通訊的主/從站卡的設計方法。

背景技術

open Powerlink資源包中常使用CPU+FPGA組合實現Powerlink主站或從站。openPowerlink資源包中公開了一種利用open MAC(Hub)和open Powerlink Applicationstack設計實現Powerlink主站或從站的方法。

圖1為現有open Powerlink模型圖，open Powerlink協議棧＝用戶層+會話抽象層+內核層+MAC層。除了MAC層通過硬件描述語言編程實現并運行于FPGA上之外，其余各層均通過計算機高級語言編程實現并運行于上位機CPU上(這里，作為上位機的CPU可以是不同的芯片，也可以是同一顆芯片里的不同的CPU核心)。

用戶層負責控制，內核層負責通信，兩層之間的接口被稱作會話抽象層CAL(communication Abstraction Layer)。圖1的CAL是并行通訊。

用戶層包含事件處理模塊、對象字典、網絡狀態機、時間同步模塊、錯誤處理模塊、過程數據對象PDO及服務數據對象SDO。

內核層包含事件處理模塊、網絡狀態機、時間同步模塊、錯誤處理模塊、過程數據對象PDO、數據鏈路DLL(Data Link Layer)狀態機、周期驅動、高精度時鐘硬件及以太網驅動，其中PDO負責同步事件處理，SDO負責異步事件處理。

用戶層依據CANopen協議在該層中的對象字典中索引，并將用戶層端PDO一一映射到內核層端PDO，作為通信必要條件，兩層之間的事件處理模塊，時間同步模塊、錯誤處理模塊等都通過CAL層一一對應。位于內核層的DLL狀態機作為通信核心負責根據當前網絡狀態決定自身狀態以處理Powerlink數據幀的收發和數據幀內容的編解碼，其中Powerlink數據幀由Powerlink網口經open Hub轉發到open MAC解析，才輸入內核層網絡驅動以觸發DLL狀態機跳轉。周期驅動依據高精度時鐘硬件來定義系統絕對時間供DLL狀態機和時間同步模塊參考。時間同步模塊產生中斷，用來決定Powerlink通信周期，其中分同步階段、異步階段和空閑階段。協議棧通過調整以上三階段時間來保證Powerlink總的通信周期時間固定，以達到實時控制的目的。

open Powerlink資源包是一種入門級的實現Powerlink工業實時以太網通訊的協議棧，如果利用open Powerlink資源包設計實現Powerlink工業實時以太網通訊和進行產品設計，是無法實現以“以太網Powerlink通信行規規范”(GB/T27960-2016)規定的技術指標的。其存在如下缺點：信號傳輸抖動大，傳輸速率慢，循環周期長，同時需要采用多個芯片，設計復雜，這樣就造成了Powerlink工業實時以太網通訊響應慢，傳輸不穩定，通訊成本高等問題。

發明內容

針對現有技術的不足，本發明提供了一種實現Powerlink工業實時以太網通訊的主/從站卡的設計方法，該卡可以配置或直接制造成為主站，也可以配置或直接制造成為從站，直接制造意為出廠時的制造和配置狀態。