[發明專利]用于限定垂直晶體管器件中的溝道區的方法

有效

• 申請號: 201810460928.6
• 申請日: 2018-05-15
• 公開（公告）號: CN108878530B
• 公開（公告）日: 2023-07-21
• 發明（設計）人: J·雷恰特;堀口直人;D·莫庫塔;T·胡耶恩鮑
• 申請（專利權）人: IMEC非營利協會;布魯塞爾自由大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/10
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 亓云;楊潔

揭示了一種用于限定垂直晶體管器件中的溝道區的方法。該方法包括在襯底上提供由第一層(501)、第二層(502)和第三層(503)的堆疊形成的鰭(504、505、506)，其中第二層被置于第一層以上，并且第三層被置于第二層以上，選擇性地在該鰭的第一和第三層的側壁上形成電介質(507)，以及形成用于接觸第二層的側壁的柵極接觸層(509)。第一和第三層分別限定垂直晶體管器件的源極和漏極區，第二層限定垂直晶體管器件的溝道區，并且第一和第三層的側壁上的電介質將源極和漏極區與柵極接觸層電隔離。

技術領域

本發明的概念涉及一種用于限定晶體管器件中的溝道區的方法。

背景技術

爭取提供具有減小的存儲器位單元和增加的電路密度的較小集成電路。

最近已經朝垂直晶體管進行了開發，垂直晶體管可能提供比基于先前晶體管的設計甚至更小的布局面積。實現當前和未來的縮放的晶體管類型是具有基于納米線溝道的晶體管，諸如垂直納米線場效應晶體管(FET)。由于垂直定向的溝道結構，柵極長度不由橫向線寬而是由該層的垂直厚度來限定。此類晶體管尤其允許減小的柵極長度，同時使與平面器件相關聯的短溝道效應問題最小化。

此外，垂直晶體管器件的源極區和漏極區相對于彼此垂直放置。出于這些原因，以及其它，垂直晶體管器件實現了密集器件集成。然而，制造垂直晶體管可能是相當復雜和昂貴的工藝。由此，需要用于制造此類晶體管器件的改善方法。

發明內容

本發明的概念的目的是為了提供一種用于限定晶體管器件中的溝道區的改進方法。從以下可以理解更多和替代目標。

根據本發明概念的一方面，提供了一種限定垂直溝道器件中的溝道區的方法，該方法包括：

在襯底上提供由第一層、第二層和第三層的堆疊形成的鰭，其中第二層位于第一層以上并且第三層位于第二層以上；

選擇性地在鰭的第一和第三層的側壁上形成電介質；以及

形成用于接觸第二層的側壁的柵極接觸層；其中：

第一和第三層分別限定垂直晶體管器件的源極區和漏極區；

第二層限定垂直晶體管器件的溝道區；以及

第一和第三層的側壁上的電介質將源極和漏極區與柵極接觸層電隔離。

本發明的概念實現一種用于垂直對準晶體管器件中的溝道區的方法。這是通過以下來進行的：選擇性地在鰭的源極和漏極區的側壁上形成電介質，從而接觸由第二層的表面側壁限定的溝道區的柵極接觸層可與源極和漏極區電隔離。電介質的選擇性沉積因此允許柵極接觸層在溝道區處的自對準，這簡化了器件的處理。該方法因此可有利地被應用于形成垂直晶體管。該方法可以特別有利地被用來形成包括互補金屬氧化物半導體(CMOS)，特別是靜態隨機存取存儲器單元(SRAM單元)的電路系統。

鰭可被理解為至少沿其長度的一部分可在直線中延伸并且呈現均勻寬度的特征。鰭例如可通過蝕刻包括多層的堆疊結構來形成，從而所得到的鰭是多層結構。鰭的寬度以及相鄰鰭之間的最小距離可使用多種圖案化技術，諸如自對準雙圖案化(SADP)或四重圖案化(SAQP)來限定。

藉由層的“堆疊”由此意指例如在垂直方向上被安排在彼此上方或頂部的層。

在諸如層、層面或其它元件之類的第一特征“上”形成層、層面或其它元件由此意指在垂直方向上在第一特征上形成第二特征。

藉由垂直晶體管器件由此意指源極和漏極區被安排在彼此以上的晶體管器件。作為在垂直方向上流動的電流，該器件可被認為形成垂直晶體管器件。

藉由術語“接觸層”由此意指與其它層處于電接觸的層，例如經由電場不直接接觸或者藉由歐姆接觸直接接觸。