[發明專利]半導體結構及形成方法、靜態隨機存取存儲器及形成方法有效
| 申請號: | 201810448723.6 | 申請日: | 2018-05-11 |
| 公開(公告)號: | CN110473832B | 公開(公告)日: | 2021-11-12 |
| 發明(設計)人: | 王楠 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司 |
| 主分類號: | H01L21/8234 | 分類號: | H01L21/8234;H01L27/088;H01L27/11;H01L21/8244 |
| 代理公司: | 北京集佳知識產權代理有限公司 11227 | 代理人: | 徐文欣;吳敏 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 結構 形成 方法 靜態 隨機存取存儲器 | ||
一種半導體結構及形成方法、以及靜態隨機存取存儲器及形成方法,其中半導體結構的形成方法包括:提供基底,基底包括相鄰的器件區,器件區基底表面具有第一鰭部;在基底表面形成隔離結構,隔離結構頂部低于第一鰭部頂部,且覆蓋第一鰭部部分側壁,隔離結構包括第一區和第二區,第一區和第二區分別與各第一鰭部相對兩側側壁接觸,第一區位于相鄰第一鰭部之間,第一區隔離結構頂部高于第二區隔離結構頂部;以隔離結構為掩膜,在第一鰭部內形成第一摻雜層,部分第一摻雜層位于第二區;在第一摻雜層和基底表面、以及第一鰭部側壁形成介質層,介質層內具有第一接觸孔,第一接觸孔底部暴露出第一摻雜層頂部和第二區第一摻雜層側壁。所形成器件性能較好。
技術領域
本發明涉及集成電路技術領域,特別涉及一種半導體結構及其形成方法、以及靜態隨機存取存儲器的結構及其形成方法。
背景技術
隨著數字集成電路的不斷發展,片上集成的存儲器已經成為數字系統中重要的組成部分。靜態隨機存取存儲器(Static Random Access Memory,SRAM)以其低功耗、高速的優點成為片上存儲器中不可或缺的重要組成部分。靜態隨機存取存儲器只要為其供電即可保存數據,無需不斷對其進行刷新。
基礎靜態隨機存取存儲器一般包括六個晶體管:2個上拉晶體管(Pull-uptransistor,PU)、2個下拉晶體管(Pull-down transistor,PD)以及2個傳輸晶體管(Pass-gate transistor,PG)。在靜態隨機存取存儲器的神經過程中,通常要保證足夠大的β比率(Ipd/Ipg電流比),以獲得足夠高的靜態噪聲容限(Static-noise Margin,SNM),同時要求γ比率(Ipg/Ipu電流比)足夠大,以獲得良好的可寫性(Writability)。因此,對于傳輸晶體管性能的不同要求,造成靜態隨機存取存儲器的可寫性與讀取穩定性之間的沖突。
然而,現有技術形成的靜態隨機存取存儲器性能仍較差。
發明內容
本發明解決的技術問題是提供一種半導體結構及其形成方法,以提高半導體器件的性能。
為解決上述技術問題,本發明提供一種半導體結構的形成方法,包括:提供基底,所述基底包括相鄰的器件區,所述器件區基底表面具有第一鰭部,且相鄰器件區第一鰭部相鄰;在所述基底表面形成由一器件區延伸至相鄰器件區的隔離結構,所述隔離結構頂部低于第一鰭部頂部,且覆蓋第一鰭部的部分側壁,所述隔離結構包括第一區和第二區,所述第一區和第二區分別與各第一鰭部相對兩側側壁相接觸,所述第一區位于相鄰第一鰭部之間,且所述第一區隔離結構頂部高于第二區隔離結構頂部;以所述隔離結構為掩膜,在所述第一鰭部內形成第一摻雜層,部分第一摻雜層位于第二區;在所述第一摻雜層和基底表面、以及第一鰭部的側壁形成介質層,所述介質層內具有第一接觸孔,所述第一接觸孔底部暴露出第一摻雜層頂部和第二區第一摻雜層的側壁。
可選的,相鄰第一鰭部之間的距離為:84納米~88納米。
可選的,所述隔離結構的形成方法包括:在所述基底表面形成初始隔離結構,所述初始隔離結構頂部低于第一鰭部頂部,且覆蓋第一鰭部的部分側壁;在部分第一區初始隔離結構頂部摻入摻雜離子,形成鎖定區,所述鎖定區與第一鰭部側壁相接觸;形成所述鎖定區之后,去除所述第二區初始隔離結構,形成所述隔離結構;第一區隔離結構頂部與第二區隔離結構頂部的高度差為:1納米~5納米。
可選的,形成所述初始隔離結構之后,形成所述鎖定區之前,所述形成方法還包括:形成橫跨第一鰭部的第一柵極結構;所述介質層還覆蓋第一柵極結構的側壁和頂部表面,所述介質層內還具有暴露出第一區第一柵極結構頂部的第二接觸孔。
可選的,形成所述第一接觸孔和第二接觸孔之后,所述形成方法還包括:在所述第一接觸孔內形成第一插塞;在所述第二接觸孔內形成第二插塞;所述第一插塞與第二插塞之間的距離為:10納米~14納米。
可選的,所述摻雜離子包括:氮離子、硼離子或者氟離子。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司,未經中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201810448723.6/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:芯片的制造方法
- 下一篇:集成電路器件及其形成方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





