[發(fā)明專利]一種基于FPGA的抗直升機(jī)旋翼遮擋的時間分集并行同步方法有效
| 申請?zhí)枺?/td> | 201810447167.0 | 申請日: | 2018-05-11 |
| 公開(公告)號: | CN108667593B | 公開(公告)日: | 2020-06-16 |
| 發(fā)明(設(shè)計(jì))人: | 何春;黃圳;姚國強(qiáng);李浩 | 申請(專利權(quán))人: | 電子科技大學(xué) |
| 主分類號: | H04L7/00 | 分類號: | H04L7/00;H04J13/00;H04L1/00;H04B7/185 |
| 代理公司: | 電子科技大學(xué)專利中心 51203 | 代理人: | 周劉英 |
| 地址: | 611731 四川省成*** | 國省代碼: | 四川;51 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 基于 fpga 直升機(jī) 遮擋 時間 分集 并行 同步 方法 | ||
本發(fā)明涉及直升機(jī)抗旋翼遮擋的衛(wèi)星通信技術(shù)領(lǐng)域,公開了一種基于FPGA的抗直升機(jī)旋翼遮擋的時間分集并行同步方法,其針對旋翼遮擋,發(fā)送端采用雙重時間分集的方式進(jìn)行組幀,經(jīng)過遮擋以及噪聲處理,接收端采用并行同步的幀檢測法進(jìn)行幀同步,同時采用合并法重組的方式進(jìn)行解幀。本發(fā)明充分利用FPGA的并行性,快速同步出子幀位置。本發(fā)明具有簡單高效、擴(kuò)展性強(qiáng)、適用范圍廣等特點(diǎn),能減小存儲資源,提高幀同步速率,并具有良好的傳輸誤碼性能。
技術(shù)領(lǐng)域
本發(fā)明涉及直升機(jī)抗旋翼遮擋的衛(wèi)星通信技術(shù)領(lǐng)域,具體涉及一種基于FPGA的抗直升機(jī)旋翼遮擋的時間分集并行同步法。
背景技術(shù)
目前,直升機(jī)在反恐怖、搶險(xiǎn)救災(zāi)、處理邊防突發(fā)事件等非戰(zhàn)爭軍事行動中起到越來越重要的作用。直升機(jī)衛(wèi)星通信系統(tǒng)是由直升機(jī)和地面固定站通過同步衛(wèi)星構(gòu)成點(diǎn)對點(diǎn)通信系統(tǒng)。由于衛(wèi)星通信電波傳播方式是直射波,要求在無遮擋的條件下通信,而直升機(jī)飛行過程中,旋翼槳葉會周期性的遮擋天線,造成通信信號的周期性衰落,影響正常通信。采用雙重時間分集發(fā)送數(shù)據(jù),可以有效對抗旋翼遮擋的影響,但在幀同步以及數(shù)據(jù)重組過程中仍存在一些問題需要解決。
在直升機(jī)衛(wèi)星通信系統(tǒng)中,常采用DSP來實(shí)現(xiàn)幀同步,但該方法需要存儲大量數(shù)據(jù),而且同步速率慢,隨著通信速率的提升,可能很難滿足實(shí)際需求。另外,由于采用了雙重時間分集發(fā)送數(shù)據(jù),因此在幀同步出數(shù)據(jù)后,如何最大可能的利用源幀和復(fù)制幀中的信息,提高系統(tǒng)性能也是十分重要的。
發(fā)明內(nèi)容
本發(fā)明的目的在于克服現(xiàn)有技術(shù)中所存在的上述不足,提供一種基于FPGA的抗直升機(jī)旋翼遮擋的時間分集并行同步法,該方法具有簡單高效、擴(kuò)展性強(qiáng)、適用范圍廣等特點(diǎn),能提高幀同步速率,減小存儲資源。
為了實(shí)現(xiàn)上述發(fā)明目的,本發(fā)明采用的技術(shù)方案是:
一種基于FPGA的抗直升機(jī)旋翼遮擋的時間分集并行同步方法,包括如下步驟:
采用雙重時間分集方式對發(fā)送數(shù)據(jù)進(jìn)行數(shù)據(jù)封裝及發(fā)送,所述發(fā)送數(shù)據(jù)包括源幀和對源幀的復(fù)制幀,其中源幀的每個子幀包括幀頭、編碼后業(yè)務(wù)數(shù)據(jù)和填充數(shù)據(jù),所述幀頭采用相關(guān)性能強(qiáng)的ZC序列(即Zadoff-Chu序列);
在FPGA中實(shí)現(xiàn)幀同步,將直升機(jī)接收到的數(shù)據(jù),同時并行地與本地的N路ZC序列進(jìn)行滑動互相關(guān)操作,并對得到的互相關(guān)值進(jìn)行歸一化處理,所述FPGA的寫時鐘設(shè)置為L/Ts,其中L表示發(fā)送數(shù)據(jù)的幀長,即源幀和復(fù)制幀總幀長度,Ts表示遮擋周期,即數(shù)據(jù)周期;N的取值為發(fā)送數(shù)據(jù)的子幀數(shù),即N=2K,其中K表示源幀的子幀數(shù),且復(fù)制幀的子幀數(shù)與源幀相同;基于本地的并行度(N)和FPGA的寫時鐘設(shè)置FPGA的讀時鐘;
對歸一化后的互相關(guān)值進(jìn)行閾值判斷,若大于預(yù)設(shè)閾值,則表明找到了子幀,并根據(jù)本地的ZC序列編號確定子幀索引,從而實(shí)現(xiàn)幀同步表示當(dāng)前對應(yīng)的子幀,進(jìn)而確定同步的子幀位置,其中閾值為經(jīng)驗(yàn)值,通常選取應(yīng)隨信噪比的增大而略微增大;
根據(jù)同步的子幀索引號及位置,則可得到源幀和復(fù)制幀中的有效數(shù)據(jù),因而根據(jù)同步的子幀索引號及位置,對源幀和復(fù)制幀進(jìn)行合并法數(shù)據(jù)重組,得到解幀結(jié)果。
進(jìn)一步的,根據(jù)定時度量函數(shù)的最大值得到每個子幀的同步位置,其中cu(d)表示起始位置為d的接收信號與ZC序列根序號為u的本地同步幀頭序列的互相關(guān)值,表達(dá)式為pu(d)表示接收序列與本地同步幀頭序列的能量平均值,表達(dá)式為其中M為子幀的幀頭長度,u表示同步幀頭的根序號,r(·)為接收信號序列,上標(biāo)“*”表示矩陣的伴隨矩陣符號,su(k)為本地同步幀頭序列,表達(dá)式為:1≤k≤M,i為虛數(shù)單位。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于電子科技大學(xué),未經(jīng)電子科技大學(xué)許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201810447167.0/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





