[發明專利]一種序列生成方法及系統

有效

• 申請號: 201810436662.1
• 申請日: 2018-05-09
• 公開（公告）號: CN108650069B
• 公開（公告）日: 2020-08-28
• 發明（設計）人: 秦熙;仝煜;張聞哲;王淋;榮星;杜江峰
• 申請（專利權）人: 中國科學技術大學
• 主分類號: H04L7/00
• 分類號: H04L7/00
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王寶筠

本發明公開了一種序列的生成方法，包括：當接收到目標序列的時間信息時，依據所述時間信息確定時鐘周期的數量、第一延時級數和第二延時級數；依據所述第一延時級數和所述第二延時級數分別對第一時間內插模塊和第二時間內插模塊中時間單元數量進行配置；依據所述時鐘周期的數量，確定原始波形，令所述原始波形傳遞至配置完成的第一時間內插模塊和第二時間內插模塊，得到所述目標序列。上述的方法，采用了兩級時間內插，其中，產生非線性和溫度漂移主要來自于內插模塊中較小的時間單元，本發明中減少了較小的時間單元的數量，避免了在生成較高時間精度序列的情況下，受由時間單元組成的延時鏈的非線性和溫度漂移的影響，導致輸出序列與理想值的偏差較大的問題。

技術領域

本發明涉及數字信號通訊技術領域，尤其涉及一種序列生成方法及系統。

背景技術

序列是一組將0/1數字碼特定排列而成的串行信號。序列在電子學中隨處可見，不僅可以傳輸信息，而且可以作為控制信號等。現有技術中序列是通過時間內插法產生的，時間內插方法是在高速時鐘方法基礎上，引入更小時間單元插入到時鐘周期之中，進而得到與時間單元時間精度相同的序列信號。

發明人對現有的基于時間內插法生成序列的過程進行研究發現，由于只進行了一次時間單元的內插，生成序列的精度取決于內插時間單元的大小，時間單元越多，導致的非線性和溫度漂移越嚴重。因此，在生成較高時間精度序列的情況下，受由時間單元組成的延時鏈的非線性和溫度漂移的影響，導致輸出序列與理想值的偏差較大。

發明內容

有鑒于此，本發明提供了一種序列生成方法及系統，用以解決現有技術中由于只進行了一次時間單元的內插，生成序列的精度取決于內插時間單元的大小，時間單元越多，導致的非線性和溫度漂移越嚴重。因此，在生成較高時間精度序列的情況下，受由時間單元組成的延時鏈的非線性和溫度漂移的影響，導致輸出序列與理想值的偏差較大。具體方案如下：

一種序列的生成方法，包括：

當接收到目標序列的時間信息時，依據所述時間信息確定時鐘周期的數量、第一延時級數和第二延時級數；

依據所述第一延時級數和所述第二延時級數分別對第一時間內插模塊和第二時間內插模塊中時間單元數量進行配置；

依據所述時鐘周期的數量，確定原始波形，令所述原始波形傳遞至配置完成的第一時間內插模塊和第二時間內插模塊，得到所述目標序列。

上述的方法，可選的，依據所述第一延時級數和所述第二延時級數分別對第一時間內插模塊和第二時間內插模塊中時間單元數量進行配置還包括：

對配置結果的合理性進行驗證。

上述的方法，可選的，依據所述時間信息確定時鐘周期的數量、第一延時級數和第二延時級數包括：

解析所述時間信息，確定所述時間信息中包含的時鐘周期的數量和精度等級，所述精度等級包含第一精度等級和第二精度等級；

確定與所述第一精度等級對應的所述第一延時級數；

確定與所述第二精度等級對應的所述第二延時級數。

上述的方法，可選的，依據所述第一延時級數和所述第二延時級數分別對第一時間內插模塊和第二時間內插模塊中時間單元數量進行配置包括：

依據所述第一延時級數對所述第一時間內插模塊中包含的第一時間單元的數量進行配置；

依據所述第二延時級數對所述第二時間內插模塊中包含的第二時間單元的數量進行配置。

上述的方法，可選的，依據所述時鐘周期的數量，確定原始波形包括：

判斷原始波形播放數據的播放數量與所述時鐘周期的數量是否相同；