[發(fā)明專利]脈寬調(diào)制器及脈寬調(diào)制信號產(chǎn)生方法

在審

• 申請?zhí)枺?/td>: 201810432586.7
• 申請日: 2018-05-08
• 公開（公告）號: CN108566183A
• 公開（公告）日: 2018-09-21
• 發(fā)明（設計）人: 武傳欣
• 申請（專利權）人: 南京矽力杰半導體技術有限公司
• 主分類號: H03K7/08
• 分類號: H03K7/08
• 代理公司: 暫無信息
• 代理人: 暫無信息

公開了一種脈寬調(diào)制器，包括倍頻器和信號處理器，通過倍頻器產(chǎn)生具有與輸入時鐘信號相同周期的反饋時鐘信號和高于輸入時鐘信號的頻率的倍頻時鐘信號，信號處理器根據(jù)輸入時鐘信號、倍頻時鐘信號和占空比參考信號產(chǎn)生脈寬調(diào)制信號，脈寬調(diào)制信號的周期由輸入時鐘信號決定，其占空比由占空比參考信號決定，提高了脈寬調(diào)制信號輸出精度，同時本發(fā)明采用數(shù)字電路代替?zhèn)鹘y(tǒng)的模擬電路，以避免將占空比參考信號的數(shù)字量轉(zhuǎn)化為模擬量過程中造成精度的損失，從而提高了輸出脈寬調(diào)制信號的精度和線性度。

技術領域

本發(fā)明涉及電子技術領域，尤其涉及一種脈寬調(diào)制器以及脈寬調(diào)制信號產(chǎn)生方法。

背景技術

脈寬調(diào)制技術被廣泛應用于測量、通信和功率控制與變換等數(shù)字控制系統(tǒng)中，通常利用可編程控制器的數(shù)字輸出對模擬電路進行控制，以產(chǎn)生表征不同參數(shù)的脈寬調(diào)制信號(PWM)并控制數(shù)字系統(tǒng)，但是需要將數(shù)字輸出轉(zhuǎn)化為模擬量才能對模擬電路進行控制，轉(zhuǎn)化過程中會損精度，從而引起輸出脈寬調(diào)制信號的精度和線性度變差。

目前脈寬調(diào)制器主要包括計數(shù)器型和延時鏈型兩類。延時鏈型脈寬調(diào)制器通常采用大量延時時間一致的延時單元來提高輸出精度，但是在實際應用中較難實現(xiàn)。計數(shù)器型脈寬調(diào)制器主要采用計數(shù)器和判斷邏輯來實現(xiàn)，其輸出脈寬調(diào)制信號的精度與占空比的位數(shù)成正比，位數(shù)越大，輸出精度越高；輸出脈寬調(diào)制信號的周期等于輸入時鐘信號的周期乘以脈寬調(diào)制信號設定的周期，由于輸入時鐘信號的周期較難改變，因此輸出的脈寬調(diào)制信號的頻率越高(周期越小)，即速度越快，所設定的周期數(shù)值越小，即脈寬調(diào)制信號的位數(shù)越小，從而使得輸出脈寬調(diào)制信號的精度和速度相互制約。

發(fā)明內(nèi)容

有鑒于此，針對現(xiàn)在技術中脈寬調(diào)制器的不足，本發(fā)明提出了一種脈寬調(diào)制器，其包括倍頻器和信號處理器，倍頻器根據(jù)輸入時鐘信號產(chǎn)生倍頻時鐘信號，信號處理器根據(jù)輸入時鐘信號、倍頻時鐘信號和占空比參考信號產(chǎn)生脈寬調(diào)制信號，使得輸出的脈寬調(diào)制信號的精度與倍頻時鐘信號的頻率相關，輸出的脈寬調(diào)制信號的速度由輸入時鐘信號決定，克服了輸出精度和速度之間相互制約的問題。

根據(jù)本發(fā)明的一方面，提供了一種脈寬調(diào)制器，用以產(chǎn)生脈寬調(diào)制信號，包括：

倍頻器，被配置對輸入時鐘信號進行倍頻以產(chǎn)生倍頻時鐘信號；

信號處理器，被配置為響應所述輸入時鐘信號、所述倍頻時鐘信號和占空比參考信號以產(chǎn)生脈寬調(diào)制信號,其中,根據(jù)所述輸入時鐘信號確定所述脈寬調(diào)制信號的周期,根據(jù)所述占空比參考信號確定所述脈寬調(diào)制信號的占空比。

優(yōu)選地，所述信號處理器對所述倍頻時鐘信號進行計數(shù)并產(chǎn)生相應的計數(shù)信號，直到所述計數(shù)信號達到所述占空比參考信號，所述脈寬調(diào)制信號由第一電平狀態(tài)切換至第二電平狀態(tài)。

優(yōu)選地，所述輸入時鐘信號由第二狀態(tài)切換到第一狀態(tài)時，所述脈寬調(diào)制信號進入所述第一電平狀態(tài)，直到所述計數(shù)信號的值與所述占空比參考信號的值相等時，所述脈寬調(diào)制信號由所述第一電平狀態(tài)切換至所述第二電平狀態(tài)。

優(yōu)選地，所述所述倍頻器根據(jù)所述倍頻時鐘信號產(chǎn)生反饋時鐘信號，所述反饋控制信號與所述輸入時鐘信號具有相同的相位。

優(yōu)選地，所述倍頻器采用鎖相環(huán)實現(xiàn)。

優(yōu)選地，所述信號處理器包括：

計數(shù)器，被配置對所述倍頻時鐘信號計數(shù)以產(chǎn)生所述計數(shù)信號；

狀態(tài)轉(zhuǎn)換器，被配置為接收反饋時鐘信號產(chǎn)生所述脈寬調(diào)制信號的第一電平狀態(tài)，直至所述計數(shù)信號達到所述占空比參考信號，所述脈寬調(diào)制信號由所述第一電平狀態(tài)切換到所述第二電平狀態(tài)。

優(yōu)選地，所述狀態(tài)轉(zhuǎn)換器包括：

比較器，被配置為對所述計數(shù)信號和占空比參考信號進行比較并產(chǎn)生比較信號；