[發明專利]一種寬頻率高精度頻率合成器及頻率合成方法

在審

• 申請號: 201810432499.1
• 申請日: 2018-05-08
• 公開（公告）號: CN108768392A
• 公開（公告）日: 2018-11-06
• 發明（設計）人: 潘兆宏;豐少偉;楊云生
• 申請（專利權）人: 成都大奇鷹科技有限公司
• 主分類號: H03L7/18
• 分類號: H03L7/18
• 代理公司: 成都睿道專利代理事務所(普通合伙) 51217
• 代理人: 陶紅

1.一種寬頻率高精度頻率合成器，其特征在于：包括FPGA控制電路，所述FPGA控制電路的信號輸入端連接外部信號，所述FPGA控制電路的信號輸出端通過電平轉換器連接DDS頻率生成電路，所述DDS頻率生成電路的信號輸出端連接VCO頻率合成電路的信號輸入端，所述VCO頻率合成電路的信號輸出端通過程控放大器連接信號輸出端，所述FPGA控制電路還通過控制線分別連接所述DDS頻率生成電路和所述VCO頻率合成電路。

2.根據權利要求1所述的一種寬頻率高精度頻率合成器，其特征在于：所述的VCO頻率合成電路包括與所述DDS頻率生成電路依次連接的鑒頻鑒相器、壓控振蕩器、倍頻器和分頻器，所述倍頻器的信號輸出端還連接所述鑒頻鑒相器，所述分頻器的信號輸出端連接所述程控放大器。

3.根據權利要求1或2所述的一種寬頻率高精度頻率合成器，其特征在于：所述的DDS頻率生成電路和VCO頻率合成電通過帶通濾波器連接，所述VCO頻率合成電路和程控放大器之間通過第一低通濾波器連接，所述鑒頻鑒相器和壓控振蕩器之間通過第二低通濾波器連接，所述程控放大器和信號輸出端之間通過第三低通濾波器連接，所述帶通濾波器為30-50MHz帶通濾波器，所述第一低通濾波器、第二低通濾波器和第三低通濾波器為1.2GHz低通濾波器。

4.根據權利要求1所述的一種寬頻率高精度頻率合成器，其特征在于：所述的DDS頻率生成電路包括與FPGA控制電路依次連接的DDS合成器、電壓電流轉換電路、雙端轉單端變壓器，所述雙端轉單端變壓器的信號輸出端與所述VCO頻率合成電路的信號輸入端連接。

5.根據權利要求1、2或4所述的一種寬頻率高精度頻率合成器，其特征在于：所述的FPGA控制電路分別通過控制線連接所述倍頻器、所述分頻器和所述DDS合成器。

6.根據權利要求2所述的一種寬頻率高精度頻率合成器，其特征在于：所述的FPGA控制電路的信號輸入端分別連接31個控制端口。

7.一種寬頻率高精度頻率合成方法，應用權利要求1所述的一種寬頻率高精度頻率合成器，其特征在于：包括以下步驟：

步驟一：調試VCO頻率合成電路，使所述壓控振蕩器的輸出信號和所述鑒頻鑒相器的信號輸入端輸入的信號頻率一致；

步驟二：FPGA控制電路識別外部輸入的31個控制電平，根據輸入的控制電平改變輸出信號的頻率，并控制DDS頻率生成電路輸出相應的電流信號；

步驟三：通過電壓電流轉換電路將所述電流信號轉換為電壓信號，然后通過變壓器將雙端信號轉換為單端信號并通過帶通濾波器濾波后輸出至VCO頻率合成電路；

步驟四：通過鑒頻鑒相器將所述電壓信號轉換為直流電壓信號并通過第一低通濾波器濾波后輸出至壓控振蕩器，壓控振蕩器根據所述直流電壓信號輸出相應頻率的輸出信號，然后通過倍頻器和分頻器控制輸出至第二低通濾波器信號的頻率；

步驟五：第二低通濾波器將得到的信號通過程控放大器增益后輸出至信號輸出端。

8.根據權利要求7所述的一種寬頻率高精度頻率合成方法，其特征在于：所述步驟四中，FPGA控制電路通過控制倍頻器的倍頻系數和分頻器的分頻系數，控制輸出至第二低通濾波器信號的頻率，計算公式為：

分頻器輸出頻率＝倍頻器輸入頻率*倍頻系數/分頻系數。