[發(fā)明專利]在集成電路器件中實(shí)施浮點(diǎn)三角函數(shù)

在審

• 申請(qǐng)?zhí)枺?/td>: 201810420497.0
• 申請(qǐng)日: 2018-05-04
• 公開(kāi)（公告）號(hào): CN108804076A
• 公開(kāi)（公告）日: 2018-11-13
• 發(fā)明（設(shè)計(jì)）人: M·朗哈默爾;B·帕斯卡
• 申請(qǐng)（專利權(quán)）人: 英特爾公司
• 主分類號(hào): G06F7/548
• 分類號(hào): G06F7/548
• 代理公司: 永新專利商標(biāo)代理有限公司 72002
• 代理人: 林金朝;王英

本實(shí)施例涉及具有實(shí)施浮點(diǎn)三角函數(shù)的電路的集成電路。所述電路可以包括：生成三角函數(shù)的輸出的近似值的近似電路，存儲(chǔ)三角函數(shù)的預(yù)定輸出值的存儲(chǔ)電路，以及基于來(lái)自控制電路的控制信號(hào)在不同的可能輸出值之間進(jìn)行選擇的選擇器電路。在一些實(shí)施例中，所述電路可以包括映射電路和恢復(fù)電路。映射電路可以將來(lái)自三角圓的原始象限的輸入值映射到預(yù)定的輸入?yún)^(qū)間，并且恢復(fù)電路可以將由選擇電路選擇的輸出值映射回到三角圓的原始象限。如果希望的話，該電路可以被實(shí)施在專用處理塊中。

技術(shù)領(lǐng)域

本實(shí)施例涉及集成電路，更具體而言，涉及在集成電路器件中實(shí)施浮點(diǎn)三角函數(shù)。

背景技術(shù)

隨著應(yīng)用程序復(fù)雜性的增加，包括專用算術(shù)電路的情況變得更加普遍，有時(shí)將這些電路布置在集成電路中的專用處理塊中。這樣的專用處理塊可以被部分或完全硬連線以執(zhí)行一個(gè)或多個(gè)特定任務(wù)，例如邏輯或數(shù)學(xué)運(yùn)算。專用處理塊也可以包含一個(gè)或多個(gè)專用結(jié)構(gòu)，例如可配置存儲(chǔ)器元件的陣列。

通常在這種專用處理塊中實(shí)施的結(jié)構(gòu)的示例包括：乘法器、加法器、累加器、算術(shù)邏輯單元(ALU)、桶形移位器、各種存儲(chǔ)器元件或存儲(chǔ)電路、邏輯AND、邏輯NAND、邏輯OR、邏輯NOR陣列等或其組合，各種存儲(chǔ)器元件或存儲(chǔ)電路例如是先進(jìn)先出(FIFO)電路、后進(jìn)先出(LIFO)電路、串進(jìn)并出(SIPO)移位寄存器電路、并入串出(PISO)移位寄存器電路、隨機(jī)存取存儲(chǔ)器(RAM)電路、只讀存儲(chǔ)器(ROM)電路、內(nèi)容可尋址存儲(chǔ)器(CAM)電路和寄存器文件。

有時(shí)也被稱為數(shù)字信號(hào)處理(DSP)塊的一種特別有用的專用處理塊可以用于處理諸如視頻信號(hào)、音頻信號(hào)等的數(shù)字信號(hào)。這樣的塊通常也被稱為乘法累加(MAC)塊，因?yàn)樗鼈儼ㄓ糜趫?zhí)行乘法運(yùn)算以及對(duì)乘法運(yùn)算的求和和/或累加的結(jié)構(gòu)。

諸如可編程集成電路的集成電路常常包括專用處理塊。那些專用處理塊中的每個(gè)包括乘法器、加法器和寄存器，以及允許以不同方式配置塊的各種部件的可編程連接器(例如，復(fù)用器)。

直到最近，這種專用處理塊中的算術(shù)運(yùn)算器(加法器和乘法器)一直僅僅是定點(diǎn)運(yùn)算器。最近，已經(jīng)向?qū)Ｓ锰幚韷K中引入了實(shí)施浮點(diǎn)算術(shù)運(yùn)算的電路，其有時(shí)與專用處理塊外部的通用可編程邏輯相結(jié)合。

很多科學(xué)應(yīng)用利用三角函數(shù)正弦(sin)、余弦(cos)和正切(tan)及其互反函數(shù)余割(csc)、正割(sec)和余切(cot)。三角函數(shù)一般是針對(duì)0-360度或0-2π弧度的相對(duì)較小的角度范圍定義的。對(duì)于大于2π的角度值，三角函數(shù)的值是重復(fù)的。正切函數(shù)的特殊之處在于，它從區(qū)間[-π/2，π/2]的左側(cè)和右側(cè)重復(fù)該區(qū)間的函數(shù)。三角函數(shù)常常需要使用浮點(diǎn)數(shù)。

浮點(diǎn)三角函數(shù)是math.h編程庫(kù)的一部分，并且可以用于所有主流編程語(yǔ)言中。

附圖說(shuō)明

圖1示出了根據(jù)一些實(shí)施例的諸如可編程集成電路的例示性集成電路的示圖。

圖2是根據(jù)一些實(shí)施例的例示性二進(jìn)制浮點(diǎn)數(shù)表示的示圖。

圖3是根據(jù)一些實(shí)施例的在–π/2和π/2之間的區(qū)間中的正切函數(shù)的例示性繪圖的示圖。

圖4是根據(jù)一些實(shí)施例的例示性浮點(diǎn)正切運(yùn)算器電路的示圖。

圖5是根據(jù)一些實(shí)施例的例示性二進(jìn)制定點(diǎn)數(shù)表示的示圖。

圖6是根據(jù)一些實(shí)施例在浮點(diǎn)正切運(yùn)算器電路中的例示性近似電路的示圖。

圖7是根據(jù)一些實(shí)施例的基于浮點(diǎn)數(shù)生成定點(diǎn)數(shù)的兩部分的例示性提取電路的示圖。

圖8是根據(jù)一些實(shí)施例的基于浮點(diǎn)數(shù)生成定點(diǎn)數(shù)的一部分的例示性提取電路的示圖。

圖9是根據(jù)一些實(shí)施例在π/2之前的兩個(gè)例示性最后位置單元(ULP)的示圖。

圖10是根據(jù)一些實(shí)施例在三個(gè)近似值之間進(jìn)行選擇的例示性浮點(diǎn)正切運(yùn)算器電路的示圖。