[發明專利]多串多輸出數模轉換器

有效

• 申請號: 201810420072.X
• 申請日: 2018-05-04
• 公開（公告）號: CN108809316B
• 公開（公告）日: 2022-07-08
• 發明（設計）人: 古淑榮;D·A·登普西;曲光陽;王漢卿;T·Y·劉
• 申請（專利權）人: 亞德諾半導體國際無限責任公司
• 主分類號: H03M1/66
• 分類號: H03M1/66;H03M1/72;G01N27/416
• 代理公司: 中國貿促會專利商標事務所有限公司 11038
• 代理人: 劉倜

1.多輸出數模轉換器DAC電路，其提供至少兩個不同分辨率的模擬輸出信號，所述DAC電路包括：

第一串的第一阻抗元件；

第二串的第二阻抗元件，其能夠與所述第一串的至少一個第一阻抗元件并聯耦合；

響應于第一數字輸入信號，第一開關網絡將所述第一阻抗元件中的至少一個上產生的電壓通過所述第二串耦合到第一輸出節點，所述第一數字輸入信號包括具有最高有效位MSB和最低有效位LSB的第一數字位流，所述第二阻抗元件被配置為產生與所述第一數字輸入信號對應的第一模擬信號；和

響應于第二數字輸入信號，第二開關網絡將所述第一阻抗元件中的一個處產生的電壓耦合到第二輸出節點而不利用所述第二串，所述第一阻抗元件被配置為產生與所述第二數字輸入信號對應的第二模擬信號，

其中所述第一輸出節點和所述第二輸出節點形成多個輸出，以及

其中所述第一模擬信號和所述第二模擬信號具有不同的分辨率。

2.權利要求1所述的DAC電路，所述電路包括：

負載補償電路，選擇性地調整所述第一阻抗元件和第二阻抗元件中的一者的上拉或下拉以補償所述第一阻抗元件和第二阻抗元件中的另一者的負載。

3.權利要求2所述的DAC電路，其中所述負載補償電路包括：

一個或多個用于抗串擾的阻抗元件；和

第三開關網絡，將所述一個或多個用于抗串擾的阻抗元件與至少一個第二阻抗元件并聯耦合。

4.權利要求2所述的DAC電路，其中所述負載補償電路包括：

至少一個電流源；和

第三開關網絡，將所述至少一個電流源耦合到所述第二串。

5.權利要求2所述的DAC電路，包括：

控制電路，被配置為使用所述第一數字輸入信號和所述第二數字輸入信號的MSB之間的比較來控制所述負載補償電路。

6.權利要求1所述的DAC電路，包括：

第一多路復用器，具有第一輸入和第二輸入；和

第二多路復用器，具有第一輸入和第二輸入，

其中所述第一多路復用器的第一輸入耦合到所述第一輸出節點并被配置為接收所述第一模擬信號，

其中所述第二多路復用器的第一輸入耦合到所述第二輸出節點并被配置為接收所述第二模擬信號，

其中所述第一多路復用器的第一輸入耦合到所述第二多路復用器的第二輸入，和

其中所述第二多路復用器的第一輸入耦合到所述第一多路復用器的第二輸入。

7.權利要求1所述的DAC電路，其中所述第一阻抗元件包括第一電阻器，每個第一電阻器具有第一電阻，其中所述第二阻抗元件包括第二電阻器，每個第二電阻器具有第二電阻。

8.權利要求1所述的DAC電路，包括：

第四開關網絡，將所述第二阻抗元件中的至少一個耦合到所述第一輸出節點。

9.權利要求1所述的DAC電路，其中所述第一輸出節點是第一DAC的輸出節點，其中所述第二輸出節點是第二DAC的輸出節點，并且其中所述第一DAC和所述第二DAC共享所述第一串。