[發明專利]編解碼裝置及用于編解碼的方法

在審

• 申請號: 201810400609.6
• 申請日: 2018-04-28
• 公開（公告）號: CN108874577A
• 公開（公告）日: 2018-11-23
• 發明（設計）人: 牛迪民;張牧天;鄭宏忠
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06F11/10
• 分類號: G06F11/10;G11C29/42
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 王凱霞;張川緒

描述了一種編解碼裝置及用于編解碼的方法。所述編解碼裝置可包括：第一編碼器，使用基本數量的比特產生第一碼；第二編碼器，使用補充數量的比特產生第二碼。第二碼與第一碼一起可比單獨的第一碼更健壯。存儲在存儲裝置中的模式寄存器可指定針對第二編碼器的開關是斷開還是閉合：第一編碼器始終被使用。

本申請要求于2017年5月8日提交的第62/503,317號美國臨時專利申請以及2017年8月11日提交的第15/675,679號美國專利申請的權益，所述專利申請出于所有的目的通過引用合并于此。

技術領域

本發明構思總體涉及存儲器模塊，更具體地，涉及支持存儲器事務中的不同級別的編碼/解碼。

背景技術

使用雙倍數據速率(DDR)通道的的非易失性雙列直插式存儲器模塊(NVDIMM)需要經由基于事務的接口的異步握手。該握手可具有可變的讀/寫時序，并且需要來自DIMM的反饋信息，其中，該握手還可被除了NVDIMM之外的其他形式的存儲器使用。此外，一些系統想要在主機與DIMM之間交換元數據(請求ID、命中/未命中信息、供應商元數據等)。用于傳送元數據的專用通道將需要硬件改變，但是使用專用包傳送元數據將增加性能開銷。

可以使用針對糾錯碼(ECC)分配的比特來交換元數據。Nale等人的轉讓給英特爾公司的公開號為2014/0040550的美國專利描述一種將ECC比特用于元數據的方法。在該解決方案中，存在需要元數據信息傳送的“近/遠”異步存儲器層次結構(memory hierarchy)，以及為元數據交換提供的協議。但是該協議不允許供應商實現用于供應商特定功能的元數據。

此外，使用ECC比特來促進元數據的交換意味著那些比特不可用于ECC。因此，分配ECC比特用作元數據導致更弱的ECC系統。使問題變得復雜的是，不同的系統可能需要不同數量的用于元數據的比特，這反過來影響有多少比特可用于糾錯。

仍需要一種用于管理將ECC比特用于ECC和元數據二者的方式。

發明內容

根據本發明構思的實施例，一種以硬件實現的編解碼裝置，包括：第一編碼器，針對數據產生第一碼，第一碼包括基本數量的比特；第二編碼器，針對所述數據產生第二碼，第二碼包括補充數量的比特；存儲裝置，用于模式寄存器；開關，響應于模式寄存器來控制第二編碼器是否被使用。第一編碼器始終用于產生第一碼，第二編碼器可選地用于產生第二碼。與單獨的第一碼相比，第二碼與第一碼一起提供更健壯的編碼。

根據本發明構思的實施例，一種以硬件實現的編解碼裝置，包括：第一解碼器，針對數據和第一碼產生第一結果，第一碼包括基本數量的比特；第二解碼器，針對所述數據和至少第二碼產生第二結果，第二碼包括補充數量的比特；存儲裝置，用于模式寄存器；開關，響應于模式寄存器來控制第二解碼器是否被使用。第一解碼器始終用于產生第一結果，第二解碼器可選地用于產生第二結果。與單獨的第一結果相比，第二結果與第一結果一起提供更健壯的解碼。

根據本發明構思的實施例，一種方法包括：接收用于存儲器事務的數據；確定在存儲器事務期間可用于錯誤管理的比特的數量，其中，可用于錯誤管理的比特的數量包括比特的基本數量和比特的補充數量；基于基本數量的比特，針對所述數據執行第一錯誤管理編解碼；基于補充數量的比特，針對所述數據執行第二錯誤管理編解碼。

附圖說明

圖1示出根據本發明構思的實施例的操作為執行多級編碼/解碼的機器。

圖2示出圖1的機器的另外的細節。

圖3示出圖1的操作為執行編碼/解碼的機器中的存儲器模塊。

圖4示出圖1的操作為執行編碼/解碼的機器中的存儲器控制器。

圖5A-5B示出用于在64+8比特寬的存儲器通道中編碼/解碼的可變數量的糾錯碼(ECC)比特。