[發(fā)明專利]溝槽柵IGBT芯片的制作方法

在審

• 申請?zhí)枺?/td>: 201810397165.5
• 申請日: 2018-04-28
• 公開（公告）號: CN110416079A
• 公開（公告）日: 2019-11-05
• 發(fā)明（設(shè)計）人: 姚堯;羅海輝;肖強
• 申請（專利權(quán)）人: 株洲中車時代電氣股份有限公司
• 主分類號: H01L21/331
• 分類號: H01L21/331;H01L29/739
• 代理公司: 北京聿宏知識產(chǎn)權(quán)代理有限公司 11372
• 代理人: 吳大建;陳偉

1.一種溝槽柵IGBT芯片的制作方法，其特征在于，包括如下步驟：

步驟一：在晶圓基片上形成有源溝槽和虛柵溝槽，所述虛柵溝槽設(shè)置于所述有源溝槽之間；

步驟二：在所述有源溝槽和所述虛柵溝槽內(nèi)表面形成第二氧化層，并在所述有源溝槽和所述虛柵溝槽內(nèi)填充多晶硅，形成實溝槽柵和虛溝槽柵；

步驟三：在所述晶圓基片上表面以及所述實溝槽柵和虛溝槽柵上形成絕緣介質(zhì)層；

步驟四：對所述絕緣介質(zhì)層上的第一預(yù)設(shè)位置進行刻蝕，至少裸露出下方對應(yīng)的所述虛溝槽柵以及所述實溝槽柵與虛溝槽柵之間的部分晶圓基片，形成第一接觸窗口。

2.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，在步驟一之前還包括以下步驟：

在晶圓基片上表面形成第一氧化層；

將N型雜質(zhì)注入到所述晶圓基片中，并使其擴散第一結(jié)深形成N阱；

將P型雜質(zhì)注入到所述N阱中，并使其擴散第二結(jié)深形成P阱。

3.根據(jù)權(quán)利要求2所述的制作方法，其特征在于，所述步驟一具體包括：

對所述第一氧化層上的第二預(yù)設(shè)位置以及與所述第二預(yù)設(shè)位置下方對應(yīng)的所述P阱、N阱和所述N阱下方的晶圓基片進行刻蝕，形成有源溝槽和設(shè)置于所述有源溝槽之間的虛柵溝槽，任意兩個所述有源溝槽之間的所述虛柵溝槽不少于一個。

4.根據(jù)權(quán)利要求3所述的制作方法，其特征在于，所述步驟二具體包括：

去除剩余的所述第一氧化層，并在所述P阱上表面、所述有源溝槽和所述虛柵溝槽內(nèi)表面形成第二氧化層；

在所述P阱上表面的所述第二氧化層上以及所述有源溝槽和所述虛柵溝槽內(nèi)形成多晶硅層，所述有源溝槽和所述虛柵溝槽內(nèi)的多晶硅分別充滿所述有源溝槽和所述虛柵溝槽，以形成實溝槽柵和虛溝槽柵，刻蝕掉所述P阱上表面的所述第二氧化層，并對所述有源溝槽和所述虛柵溝槽內(nèi)的多晶硅進行刻蝕，使得所述有源溝槽和所述虛柵溝槽內(nèi)的多晶硅最高點低于所述晶圓基片上表面預(yù)設(shè)高度差。

5.根據(jù)權(quán)利要求4所述的制作方法，其特征在于，在所述步驟二和步驟三之間還包括如下步驟：

刻蝕掉所述P阱上表面的所述第二氧化層；

在所述實溝槽柵與虛溝槽柵之間的所述P阱上表面的第三預(yù)設(shè)位置注入N型雜質(zhì)，形成第三結(jié)深的N+區(qū)，所述N+區(qū)與所述實溝槽柵接觸；

至少在所述實溝槽柵與虛溝槽柵之間的所述P阱中注入P型雜質(zhì)，形成P+區(qū)，所述N+區(qū)和所述P+區(qū)接觸，且所述P+區(qū)與所述虛溝槽柵接觸。

6.根據(jù)權(quán)利要求5所述的制作方法，其特征在于，所述步驟四具體包括：

對所述絕緣介質(zhì)層上的第一預(yù)設(shè)位置進行刻蝕，至少裸露出下方對應(yīng)的所述虛溝槽柵、部分N+區(qū)以及所述實溝槽柵和虛溝槽柵之間的P+區(qū)，形成第一接觸窗口。

7.根據(jù)權(quán)利要求6所述的制作方法，其特征在于，所述步驟四之后還包括如下步驟：

在所述第一接觸窗口以及剩余的所述絕緣介質(zhì)層上沉積金屬層，形成源極。

8.根據(jù)權(quán)利要求5或6中所述的制作方法，其特征在于，所述第一結(jié)深大于所述第二結(jié)深；所述第二結(jié)深大于所述第三結(jié)深。

9.根據(jù)權(quán)利要求5至8中任一項所述的制作方法，其特征為，所述P阱中的P型雜質(zhì)濃度小于所述P+區(qū)的P型雜質(zhì)濃度，所述N阱中的N型雜質(zhì)濃度小于所述N+區(qū)的N型雜質(zhì)濃度。

10.根據(jù)權(quán)利要求1-9中任一項所述的制作方法，其特征為，還包括在所述晶圓基片的下表面形成背部結(jié)構(gòu)，所述背部結(jié)構(gòu)為穿通型、非穿通型或軟穿通型。