[發明專利]一種基于開關電容積分器的光纖陀螺前置放大電路

在審

• 申請號: 201810382611.5
• 申請日: 2018-04-26
• 公開（公告）號: CN108871308A
• 公開（公告）日: 2018-11-23
• 發明（設計）人: 潘雄;郝帥;張少博;張春熹;苑政國;代琪;王磊
• 申請（專利權）人: 北京航空航天大學
• 主分類號: G01C19/72
• 分類號: G01C19/72
• 代理公司: 北京永創新實專利事務所 11121
• 代理人: 姜榮麗

1.一種基于開關電容積分器的光纖陀螺前置放大電路，其特征在于，所述開關電容積分器包括運算放大器、第一高速模擬開關、第二高速模擬開關以及精密電容，所述開關電容積分器連接在PIN二極管輸出端和模數轉換器輸入端之間，所述PIN二極管的輸出端通過所述第一高速模擬開關與所述運算放大器的反相輸入端連接，所述運算放大器的同相輸入端接地，所述第二高速模擬開關與所述精密電容并聯后，連接到所述運算放大器的輸出端和反相輸入端之間，所述第一高速模擬開關和所述第二高速模擬開關的通斷及所述模數轉換器的采樣時間由邏輯控制器控制。

2.根據權利要求1所述的一種基于開關電容積分器的光纖陀螺前置放大電路，其特征在于，所述第一高速模擬開關和所述第二高速模擬開關采用集成MOS管作為開關器件。

3.根據權利要求1所述的一種基于開關電容積分器的光纖陀螺前置放大電路，其特征在于，所述PIN二極管，用于檢測干涉光強并轉化為電流輸出，所述模數轉換器用于將所述開關電容積分器輸出的模擬電壓信號轉化為數字信號輸入到所述邏輯控制器進行處理，所述邏輯控制器為數字信號處理器、可編程邏輯門陣列FPGA或ASIC專用集成芯片。

4.根據權利要求1所述的一種基于開關電容積分器的光纖陀螺前置放大電路，其特征在于，所述開關電容積分器的放大過程具體為：

當閉合所述第一高速模擬開關，斷開所述第二高速模擬開關時，所述開關電容積分器處于“積分狀態”，所述運算放大器對所述PIN二級管的輸出電流進行積分并轉化為模擬電壓輸出，其理想積分的過程用下式來表述：

其中Vout＝輸出模擬電壓

C＝精密電容C₁的電容值

t＝積分時間

I＝PIN二極管的輸出電流

當所述第一高速模擬開關與所述第二高速模擬開關都斷開時，所述開關電容積分器處于“保持狀態”，在這一狀態所述開關電容積分器的輸出模擬電壓Vout將不受輸入的影響，保持為固定電壓值，這一固定電壓值即為所述精密電容上的壓降；

當所述第一高速模擬開關斷開，而所述第二高速模擬開關閉合時，所述開關電容積分器處于“復位狀態”，在這一狀態所述精密電容的兩端短路，即對所述精密電容進行放電操作，使輸出模擬電壓Vout降為0V。

5.根據權利要求4所述的一種基于開關電容積分器的光纖陀螺前置放大電路，其特征在于，干涉光強在渡越時間存在尖峰脈沖，在所述尖峰脈沖到來時，斷開所述第一高速模擬開關，在所述尖峰脈沖過后，閉合所述第一高速模擬開關，斷開所述第二高速模擬開關，此時所述開關電容積分器處于所述“積分狀態”，“積分狀態”結束后，同時斷開所述第一高速模擬開關與所述第二高速模擬開關，此時所述開關電容積分器處于“保持狀態”，在下一所述尖峰脈沖到來前，閉合所述第二高速模擬開關，此時所述精密電容將進行放電過程。

6.根據權利要求1所述的一種基于開關電容積分器的光纖陀螺前置放大電路，其特征在于，所述PIN二極管使用電流源、寄生電阻和寄生電容之間的并聯電路進行等效，所述開關電容積分器中的兩個高速模擬開關分別使用一個電阻進行等效；由此得到所述的光纖陀螺前置放大電路總噪聲為：