[發(fā)明專利]一種半導(dǎo)體芯片封裝方法及封裝結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 201810381804.9
• 申請日: 2018-04-25
• 公開（公告）號(hào): CN109509727B
• 公開（公告）日: 2023-01-31
• 發(fā)明（設(shè)計(jì)）人: 周輝星
• 申請（專利權(quán)）人: PEP創(chuàng)新私人有限公司
• 主分類號(hào): H01L23/31
• 分類號(hào): H01L23/31;H01L21/56
• 代理公司: 北京智信四方知識(shí)產(chǎn)權(quán)代理有限公司 11519
• 代理人: 宋海龍

1.一種半導(dǎo)體芯片封裝結(jié)構(gòu)，其包括：

半導(dǎo)體芯片；

布線基板，其具有一個(gè)由絕緣材料構(gòu)成的上表面和一個(gè)相對的下表面；

再布線結(jié)構(gòu)，用于引出所述半導(dǎo)體芯片正面的焊墊，所述再布線結(jié)構(gòu)的至少一部分分布在所述布線基板上；

包封結(jié)構(gòu)，用于包封所述半導(dǎo)體芯片、布線基板和再布線結(jié)構(gòu)；

其中，所述布線基板包括一個(gè)上路由層和一個(gè)下路由層，所述上路由層和下路由層均具有一個(gè)頂面和一個(gè)相對的底面，所述上路由層的頂面和所述布線基板的上表面平齊，所述下路由層的底面和所述布線基板的下表面平齊；

所述上路由層的底面和所述下路由層的頂面通過由導(dǎo)電材料形成的連接層連接；

所述上路由層的頂面和所述包封結(jié)構(gòu)的頂面平齊，并從所述包封結(jié)構(gòu)中露出；

所述半導(dǎo)體芯片正面和下路由層的底面平齊。

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所述上路由層和下路由層均具有由至少一個(gè)跡線和/或焊墊構(gòu)成的布線圖形，所述連接層包括至少一個(gè)焊柱，所述焊柱對應(yīng)其連接的上路由層和下路由層上的跡線和/或焊墊的位置。

3.根據(jù)權(quán)利要求1-2任一項(xiàng)所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于：所述布線基板包括至少一個(gè)開口，所述開口用于容納所述半導(dǎo)體芯片。

4.根據(jù)權(quán)利要求1-2任一項(xiàng)所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所述再布線結(jié)構(gòu)包括至少一個(gè)布線層。

5.根據(jù)權(quán)利要求4所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所述至少一個(gè)布線層形成在所述半導(dǎo)體芯片的正面以及布線基板的下路由層的底面。

6.根據(jù)權(quán)利要求5所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所述至少一個(gè)布線層中的第一布線層包括形成在所述布線基板的下路由層的底面和所述半導(dǎo)體芯片正面的第一絕緣層，在所述第一絕緣層上設(shè)置有至少一個(gè)第一開口，所述第一開口的位置與所述半導(dǎo)體芯片正面的至少一個(gè)焊墊對應(yīng)，并且與所述下路由層的至少一個(gè)跡線和/或焊墊對應(yīng)，所述至少一個(gè)第一開口中填充有導(dǎo)電材料而形成為第一被填充的過孔，在所述第一絕緣層上形成有由導(dǎo)電材料形成的用于將兩個(gè)或更多個(gè)第一被填充過孔進(jìn)行電連接的第一圖形化線路。

7.根據(jù)權(quán)利要求6所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所述至少一個(gè)布線層中的第N布線層包括第N絕緣層，至少一個(gè)第N開口、至少一個(gè)第N被填充過孔、第N圖形化線路，所述至少一個(gè)第N開口的位置對應(yīng)第N-1圖形化線路，N大于等于2。

8.根據(jù)權(quán)利要求6或7所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所述至少一個(gè)布線層中的最后一層布線層的圖形化軌跡上包括至少一個(gè)導(dǎo)電凸柱，所述包封結(jié)構(gòu)包括最外絕緣層，用于包封所述最后一層布線層以及所述導(dǎo)電凸柱，暴露所述導(dǎo)電凸柱的表面。

9.根據(jù)權(quán)利要求1-2、5-7任一項(xiàng)所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于：所述包封結(jié)構(gòu)還包括包封層，用于包封所述半導(dǎo)體芯片的背面。

10.根據(jù)權(quán)利要求9所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于：所述上路由層的布線圖形暴露在所述包封層外面。

11.一種半導(dǎo)體芯片封裝方法，該方法包括步驟：

在布線基板上完成對半導(dǎo)體芯片的至少部分再布線，所述布線基板具有一個(gè)由絕緣材料構(gòu)成的上表面和一個(gè)相對的下表面；

形成包封結(jié)構(gòu)，用于封裝所述布線基板和所述半導(dǎo)體芯片；

其中，所述布線基板包括一個(gè)上路由層和一個(gè)下路由層，所述上路由層和下路由層均具有一個(gè)頂面和一個(gè)相對的底面，所述上路由層的頂面和所述布線基板的上表面平齊，所述下路由層的底面和所述布線基板的下表面平齊；所述上路由層的底面和所述下路由層的頂面通過由導(dǎo)電材料形成的連接層連接；

所述上路由層的頂面和所述包封結(jié)構(gòu)的頂面平齊，并從所述包封結(jié)構(gòu)中露出；

所述半導(dǎo)體芯片正面和下路由層的底面平齊。