[發(fā)明專利]數(shù)據(jù)存儲方法、裝置及圖像處理系統(tǒng)

在審

• 申請?zhí)枺?/td>: 201810374432.7
• 申請日: 2018-04-24
• 公開（公告）號: CN108596822A
• 公開（公告）日: 2018-09-28
• 發(fā)明（設(shè)計）人: 賈曉玲
• 申請（專利權(quán)）人: 上海順久電子科技有限公司
• 主分類號: G06T1/00
• 分類號: G06T1/00;G06T1/60
• 代理公司: 北京三高永信知識產(chǎn)權(quán)代理有限責(zé)任公司 11138
• 代理人: 江崇玉

1.一種數(shù)據(jù)存儲方法，其特征在于，用于圖像處理系統(tǒng)中的存儲單元，所述圖像處理系統(tǒng)還包括：數(shù)據(jù)通路和顯示查找表LUT單元，且所述存儲單元與所述LUT單元通過所述數(shù)據(jù)通路連接，所述方法包括：

確定所述LUT單元中的n個靜態(tài)隨機存取存儲器SRAM，n≥2；

獲取待寫入每個SRAM的數(shù)據(jù)組；

通過所述數(shù)據(jù)通路將待寫入所述n個SRAM的n個數(shù)據(jù)組依次寫入所述LUT單元，以將每個數(shù)據(jù)組寫入其待寫入的SRAM；

其中，傳輸所述n個數(shù)據(jù)組中每個數(shù)據(jù)組所需的位寬均小于或者等于所述數(shù)據(jù)通路的位寬。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述通過所述數(shù)據(jù)通路將待寫入所述n個SRAM的n個數(shù)據(jù)組依次寫入所述LUT單元之后，所述方法還包括：

通過所述數(shù)據(jù)通路依次讀取所述n個SRAM中存儲的數(shù)據(jù)組；

判斷從所述每個SRAM中讀取到的數(shù)據(jù)組是否與待寫入所述每個SRAM的數(shù)據(jù)組相同；

在從任一SRAM中讀取到的數(shù)據(jù)組與待寫入所述任一SRAM的數(shù)據(jù)組不同時，通過所述數(shù)據(jù)通路將待寫入所述任一SRAM的數(shù)據(jù)組重新寫入所述任一SRAM。

3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述圖像處理系統(tǒng)還包括：控制單元，所述獲取待寫入每個SRAM的數(shù)據(jù)組，包括：

接收所述控制單元發(fā)送的寫使能信號，所述寫使能信號用于指示目標(biāo)SRAM，所述目標(biāo)SRAM為所述n個SRAM中的任一SRAM；

根據(jù)所述寫使能信號從所述預(yù)設(shè)數(shù)據(jù)庫中獲取待寫入所述目標(biāo)SRAM的目標(biāo)數(shù)據(jù)組；

通過所述數(shù)據(jù)通路將待寫入所述n個SRAM的n個數(shù)據(jù)組依次寫入所述LUT單元，包括：

接收所述控制單元在從所述預(yù)設(shè)數(shù)據(jù)庫中獲取所述目標(biāo)數(shù)據(jù)組后，發(fā)送的寫通用控制信號，所述寫通用控制信號用于指示向SRAM的第一地址中寫入所述目標(biāo)數(shù)據(jù)組；

根據(jù)所述寫通用控制信號與所述寫使能信號，通過所述數(shù)據(jù)通路將待寫入所述目標(biāo)SRAM的目標(biāo)數(shù)據(jù)組寫入所述目標(biāo)SRAM中的所述第一地址。

4.根據(jù)權(quán)利要求3所述的方法，其特征在于，通過所述數(shù)據(jù)通路依次讀取所述n個SRAM中存儲的數(shù)據(jù)組，包括：

接收所述控制單元發(fā)送的讀使能信號，所述讀使能信號用于指示所述目標(biāo)SRAM；

接收所述控制單元發(fā)送的讀通用控制信號，所述讀通用控制信號用于指示讀取SRAM的所述第一地址中存儲的數(shù)據(jù)組；

根據(jù)所述讀使能信號與所述讀通用控制信號，讀取所述目標(biāo)SRAM的所述第一地址中存儲的數(shù)據(jù)組。

5.根據(jù)權(quán)利要求1至4任一所述的方法，其特征在于，所述LUT單元用于對圖像進行廣色域WCG處理。

6.根據(jù)權(quán)利要求1至4任一所述的方法，其特征在于，所述數(shù)據(jù)通路的位寬為10比特。

7.一種數(shù)據(jù)存儲裝置，其特征在于，用于圖像處理系統(tǒng)中的存儲單元，所述圖像處理系統(tǒng)還包括：數(shù)據(jù)通路和顯示查找表LUT單元，且所述存儲單元與所述LUT單元通過所述數(shù)據(jù)通路連接，所述數(shù)據(jù)存儲裝置包括：

確定模塊，用于確定所述LUT單元中的n個靜態(tài)隨機存取存儲器SRAM，n≥2；

獲取模塊，用于獲取待寫入每個SRAM的數(shù)據(jù)組；

第一寫入模塊，用于通過所述數(shù)據(jù)通路將待寫入所述n個SRAM的n個數(shù)據(jù)組依次寫入所述LUT單元，以將每個數(shù)據(jù)組寫入其待寫入的SRAM；

其中，傳輸所述n個數(shù)據(jù)組中每個數(shù)據(jù)組所需的位寬均小于或者等于所述數(shù)據(jù)通路的位寬。

8.根據(jù)權(quán)利要求7所述的數(shù)據(jù)存儲裝置，其特征在于，所述數(shù)據(jù)存儲裝置還包括：

讀取模塊，用于通過所述數(shù)據(jù)通路依次讀取所述n個SRAM中存儲的數(shù)據(jù)組；

判斷模塊，用于判斷從所述每個SRAM中讀取到的數(shù)據(jù)組是否與待寫入所述每個SRAM的數(shù)據(jù)組相同；

第二寫入模塊，用于在從任一SRAM中讀取到的數(shù)據(jù)組與待寫入所述任一SRAM的數(shù)據(jù)組不同時，通過所述數(shù)據(jù)通路將待寫入所述任一SRAM的數(shù)據(jù)組重新寫入所述任一SRAM。