[發明專利]一種芯片式低固有電容壓敏電阻器

有效

• 申請號: 201810373496.5
• 申請日: 2018-04-24
• 公開（公告）號: CN110400665B
• 公開（公告）日: 2021-09-28
• 發明（設計）人: 張治成;葉磊;詹俊鵠;石小龍;章俊;龔述娟
• 申請（專利權）人: 成都鐵達電子股份有限公司
• 主分類號: H01C1/026
• 分類號: H01C1/026;H01C1/14;H01C1/16;H01C7/00;H01C7/12
• 代理公司: 四川力久律師事務所 51221
• 代理人: 韓洋

1.一種芯片式低固有電容壓敏電阻器，其特征在于，包括設有多個電極面的第一陶瓷芯片，以及連接在該第一陶瓷芯片上的第二陶瓷芯片，所述電極面包括第一電極面，以及布置在第一電極面相對側的第二電極面和第三電極面，所述第二電極面和第三電極面相對獨立，所述第二陶瓷芯片連接在第三電極面后，該第二陶瓷芯片與第二電極面分離，且第二陶瓷芯片與所述第二電極面之間形成放電間隙，所述第三電極面的面積小于第二電極面的面積。

2.根據權利要求1所述的芯片式低固有電容壓敏電阻器，其特征在于，所述第三電極面與第一電極面之間的距離大于第二電極面與第一電極面之間的距離，所述第二陶瓷芯片連接在第三電極面后，向所述第二電極面方向延伸，使第二陶瓷芯片在第二電極面上的投影面與該第二電極面形成部分重疊。

3.根據權利要求1所述的芯片式低固有電容壓敏電阻器，其特征在于，所述第二陶瓷芯片包括與所述第二電極面形成放電間隙的第四電極面，以及布置在該第四電極面相對側的第五電極面。

4.根據權利要求3所述的芯片式低固有電容壓敏電阻器，其特征在于，所述第四電極面與所述第三電極面連接。

5.根據權利要求3所述的芯片式低固有電容壓敏電阻器，其特征在于，所述第二陶瓷芯片還包括與所述第三電極面連接的第六電極面，所述第六電極面與所述第四電極面為兩個獨立的電極面。

6.根據權利要求1-5之一所述的芯片式低固有電容壓敏電阻器，其特征在于，所述第一電極面、第二電極面和第三電極面平行布置，且所述第二電極面和第三電極面在第一電極面上的投影面均位于該第一電極面范圍內。

7.根據權利要求1-5之一所述的芯片式低固有電容壓敏電阻器，其特征在于，所述第一陶瓷芯片上設有凹槽，該凹槽位于所述第一電極面的相對側，所述凹槽的底面上設有第二電極面，沿所述第一陶瓷芯片開設該凹槽的端面設為所述第三電極面，所述第二陶瓷芯片連接在該第三電極面上，與所述凹槽的底面形成放電間隙。

8.根據權利要求7所述的芯片式低固有電容壓敏電阻器，其特征在于，所述第三電極面為布置在所述第二電極面外側的環形電極面。

9.根據權利要求7所述的芯片式低固有電容壓敏電阻器，其特征在于，所述第一陶瓷芯片為圓柱體結構，該圓柱體結構的一端為第一電極面，另一端開設有圓柱孔，該圓柱孔的底面為第二電極面，圓環形端面為第三電極面。

10.根據權利要求7所述的芯片式低固有電容壓敏電阻器，其特征在于，所述第二陶瓷芯片與第一陶瓷芯片結構相同，包括對應第一陶瓷芯片第一電極面的第五電極面、對應第一陶瓷芯片第二電極面的第四電極面和對應第一陶瓷芯片第三電極面的第六電極面，所述第二陶瓷芯片與第一陶瓷芯片相向重合設置，使得所述第一陶瓷芯片的第三電極面與第二陶瓷芯片的第六電極面電連接，所述第一陶瓷芯片的第二電極面與第二陶瓷芯片的第四電極面之間形成放電間隙。

11.根據權利要求3 或4或5或8或9或10所述的芯片式低固有電容壓敏電阻器，其特征在于，所述第二陶瓷芯片與第一陶瓷芯片密封連接，使得所述第一陶瓷芯片的第二電極面與第二陶瓷芯片的第四電極面之間形成的放電間隙為密閉性空腔。