[發明專利]針對拼貼式末級高速緩存的非統一總線（NUB）互連協議

有效

• 申請號: 201810371505.7
• 申請日: 2018-04-24
• 公開（公告）號: CN108874687B
• 公開（公告）日: 2023-07-25
• 發明（設計）人: 維卡斯·辛哈;埃里克·C·奎內爾;約斯納·卡薩
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06F12/06
• 分類號: G06F12/06;G06F30/398
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 蘇銀虹;張軍

1.一種非統一總線(NUB)互連協議的設備，包括：

多個中央處理器；

多個核輸入/輸出單元；

多個末級高速緩存存儲體；

互連網絡，包括專用數據通道的多個例示，其中，每個專用數據通道被專用于一種存儲器事務類型，

專用數據通道的每個例示包括仲裁多路選擇器，

每個專用數據通道獨立于其它專用數據通道而操作，

其中，仲裁多路選擇器包括右到左多路選擇器、左到右多路選擇器和自多路選擇器，并且每個仲裁多路選擇器實施公平共享策略。

2.如權利要求1所述的設備，其中，所述多個末級高速緩存存儲體中的每一個保持一致性。

3.如權利要求1所述的設備，其中，在集成電路上，專用數據通道的每個例示被拼貼為相鄰于專用數據通道的另一例示。

4.如權利要求1所述的設備，其中，專用數據通道的每個例示使用旁路塊控制存儲器事務的轉發進程。

5.如權利要求1所述的設備，其中，所述多個末級高速緩存存儲體中的每一個在沒有內容可尋址存儲器的情況下保持一致性。

6.如權利要求1所述的設備，其中，互連網絡被配置為維持在所述多個中央處理器中執行的指令的順序。

7.一種非統一總線(NUB)互連協議的方法，包括：

獨立地操作互連網絡的每個專用數據通道，其中，互連網絡包括專用數據通道的多個例示，其中，每個專用數據通道專用于一種存儲器事務類型，專用數據通道的每個例示包括仲裁多路選擇器，專用數據通道的每個例示連接到多個中央處理器、多個核輸入/輸出單元和多個末級高速緩存存儲體，

其中，仲裁多路選擇器包括右到左多路選擇器、左到右多路選擇器和自多路選擇器，并且每個仲裁多路選擇器實施公平共享策略。

8.一種制造處理器的方法，包括：

將所述處理器形成為晶片或封裝的一部分，其中，所述晶片或封裝包括至少一個其它處理器，其中，所述處理器被配置為獨立地操作互連網絡的每個專用數據通道，其中，互連網絡包括專用數據通道的多個例示，其中，每個專用數據通道專用于一種存儲器事務類型，專用數據通道的每個例示包括仲裁多路選擇器，專用數據通道的每個例示連接到多個中央處理器、多個核輸入/輸出單元和多個末級高速緩存存儲體，其中，仲裁多路選擇器包括右到左多路選擇器、左到右多路選擇器和自多路選擇器，并且每個仲裁多路選擇器實施公平共享策略；

測試所述處理器，其中，測試所述處理器的步驟包括：使用一個或更多個電光轉換器、將光信號分為兩個或更多個光信號的一個或更多個分光器以及一個或更多個光電轉換器來測試所述處理器和所述至少一個其它處理器。

9.一種構造集成電路的方法，包括：

產生針對集成電路的層的一組特征的掩模布局，其中，掩模布局包括針對包括處理器的一個或更多個電路特征的標準單元庫宏，其中，所述處理器被配置為獨立地操作互連網絡的每個專用數據通道，其中，互連網絡包括專用數據通道的多個例示，其中，每個專用數據通道專用于一種存儲器事務類型，專用數據通道的每個例示包括仲裁多路選擇器，專用數據通道的每個例示連接到多個中央處理器、多個核輸入/輸出單元和多個末級高速緩存存儲體，其中，仲裁多路選擇器包括右到左多路選擇器、左到右多路選擇器和自多路選擇器，并且每個仲裁多路選擇器實施公平共享策略；

在產生掩模布局期間忽略宏的相對位置是否符合布局設計規則；

在產生掩模布局之后檢查宏的相對位置是否符合布局設計規則；

在檢測到任何宏不符合布局設計規則時，通過將每個不符合的宏修改為符合布局設計規則來修改掩模布局；

根據修改后的具有針對集成電路的所述層的所述一組特征的掩模布局產生掩模；

根據所述掩模制造集成電路。