[發明專利]用于響應于單個指令來執行循環和異或的系統、裝置和方法有效
| 申請號： | 201810362434.4 | 申請日： | 2013-06-21 |
| 公開（公告）號： | CN108563465B | 公開（公告）日： | 2022-09-20 |
| 發明（設計）人： | V·戈帕爾;G·M·沃爾里齊;J·D·吉爾福德;K·S·雅普 | 申請（專利權）人： | 元平臺公司 |
| 主分類號： | G06F9/30 | 分類號： | G06F9/30 |
| 代理公司： | 北京安信方達知識產權代理有限公司 11262 | 代理人： | 周靖;楊明釗 |
| 地址： | 美國加利*** | 國省代碼： | 暫無信息 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 用于 響應 單個 指令 執行 循環 系統 裝置 方法 | ||
1.一種處理器，包括：
第一寄存器和第二寄存器，所述第一寄存器用于存儲第一值，所述第二寄存器用于存儲第二值；
解碼器，用于解碼循環和異或XOR指令，所述循環和異或XOR指令指定所述第一寄存器、所述第二寄存器、立即數值、以及目的地操作數；以及
執行單元，耦合至所述第一寄存器、所述第二寄存器、以及所述解碼器，所述執行單元用于執行經解碼的所述循環和XOR指令，以：
對所述第一值執行向右循環操作以循環由所述立即數值指示的多個位位置，以生成經循環的值；
對所述經循環的值和所述第二值執行XOR操作以生成結果值；以及
將所述結果值存儲在與所述目的地操作數對應的寄存器中。
2.如權利要求1所述的處理器，其特征在于，所述第一寄存器和所述第二寄存器是64位或128位寄存器。
3.如權利要求1所述的處理器，其特征在于，所述循環和XOR指令具有操作碼。
4.如權利要求1所述的處理器，其特征在于，還包括向量單元，所述向量單元用于執行雙精度浮點指令。
5.如權利要求1所述的處理器，其特征在于，所述處理器包括精簡指令集計算RISC核。
6.一種芯片上系統SoC，包括：
集成存儲器控制器單元；以及
處理器核，耦合至所述集成存儲器控制器，所述處理器核包括：
第一寄存器和第二寄存器，所述第一寄存器用于存儲第一值，所述第二寄存器用于存儲第二值；
解碼器，用于解碼循環和異或XOR指令，所述循環和異或XOR指令指定所述第一寄存器、所述第二寄存器、立即數值、以及目的地操作數；以及
執行單元，耦合至所述第一寄存器、所述第二寄存器、以及所述解碼器，所述執行單元用于執行經解碼的所述循環和XOR指令，以：
對所述第一值執行向右循環操作以循環由所述立即數值指示的多個位位置，以生成經循環的值；
對所述經循環的值和所述第二值執行XOR操作以生成結果值；以及
將所述結果值存儲在與所述目的地操作數對應的寄存器中。
7.如權利要求6所述的SoC，其特征在于，所述第一寄存器和所述第二寄存器是64位或128位寄存器。
8.如權利要求6所述的SoC，其特征在于，所述循環和XOR指令具有操作碼。
9.如權利要求6所述的SoC，其特征在于，還包括向量單元，所述向量單元用于執行雙精度浮點指令。
10.如權利要求6所述的SoC，其特征在于，所述處理器核包括精簡指令集計算RISC核。
11.如權利要求6所述的SoC，其特征在于，還包括通過互連耦合至所述處理器核的圖像處理器。
12.如權利要求6所述的SoC，其特征在于，還包括耦合至所述處理器核的圖形處理單元GPU。
13.如權利要求6所述的SoC，其特征在于，還包括耦合至所述處理器核的通信處理器。
14.如權利要求6所述的SoC，其特征在于，還包括通過互連耦合至所述處理器核的通信設備。
15.如權利要求6所述的SoC，其特征在于，還包括通過互連耦合至所述處理器核的網絡處理器。
16.如權利要求6所述的SoC，其特征在于，還包括耦合至所述處理器核的顯示單元，所述顯示單元用于耦合至一個或多個顯示器。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于元平臺公司，未經元平臺公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201810362434.4/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：寄存器及其初始化方法
- 下一篇：一種符合安全保密的帶觸摸屏PAD及實現方法
