[發明專利]組合掩膜版、半導體器件及其形成方法

在審

• 申請號: 201810361918.7
• 申請日: 2018-04-20
• 公開（公告）號: CN108519725A
• 公開（公告）日: 2018-09-11
• 發明（設計）人: 吳晗
• 申請（專利權）人: 睿力集成電路有限公司
• 主分類號: G03F1/68
• 分類號: G03F1/68;G03F1/62
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 智云

1.一種組合掩膜版，其特征在于，用于在一陣列區中界定出分格陣列，所述組合掩膜版包括：

第一掩膜版，形成有多條平行的第一線條，所述第一線條完全對應在所述陣列區中；

第二掩膜版，形成有多條平行的第二線條，所述第二線條對應貫穿所述陣列區并延伸至非陣列區中，所述第二掩膜版的所述第二線條用于和所述第一掩膜版的所述第一線條相交在所述陣列區中，以界定出所述分格陣列；以及，

第三掩膜版，形成有掩蔽圖形，所述掩蔽圖形用于定義出所述陣列區，并用于掩蔽所述非陣列區；

其中，所述第一掩膜版、所述第二掩膜版和所述第三掩膜版相互疊加時，利用第三掩膜版的所述掩蔽圖形定義出所述陣列區，所述第一掩膜版的所述第一線條和所述第二掩膜版的所述第二線條相交以界定出多個第一分格在所述陣列區中，多個所述第一分格構成內圍陣列；所述第二掩膜版的所述第二線條從所述內圍陣列的邊緣繼續延伸至所述非陣列區中，并與所述第三掩膜版的所述掩蔽圖形的邊界相交，以利用所述第三掩膜版的所述掩蔽圖形、所述第二掩膜版的所述第二線條和所述內圍陣列的邊界共同界定出多個邊緣分格在所述內圍陣列的外周圍上，由所述邊緣分格和所述內圍陣列的所述第一分格共同構成所述分格陣列，并且所述邊緣分格的開口尺寸大于所述第一分格的開口尺寸。

2.如權利要求1所述的組合掩膜版，其特征在于，所述第一掩膜版、所述第二掩膜版和所述第三掩膜版相互疊加時，所述第二掩膜版的所述第二線條從所述內圍陣列的邊緣延伸出的部分與所述內圍陣列的邊界共同界定出多個第二分格，所述第二分格部分位于所述陣列區中并部分沿著所述第二線條的延伸方向延伸至所述非陣列區中；所述第三掩膜版的所述掩蔽圖形局部遮蓋所述第二分格中位于所述非陣列區中的部分，并使所述第二分格中位于所述陣列區中的部分暴露出用于構成所述邊緣分格。

3.如權利要求1所述的組合掩膜版，其特征在于，所述第三掩膜版的所述掩蔽圖形界定出一矩形暴露區，所述矩形暴露區對應所述陣列區并用于暴露出所述分格陣列，并且所述矩形暴露區的直邊用于定義出所述分格陣列的邊界，以使所述分格陣列具有對應所述矩形暴露區直邊的直線型邊界。

4.如權利要求3所述的組合掩膜版，其特征在于，所述第三掩膜版的所述矩形暴露區具有兩條平行的第一暴露區直邊和兩條平行的第二暴露區直邊，所述第一暴露區直邊和所述第二暴露區直邊垂直相交；其中，

所述第一掩膜版的所述第一線條的延伸方向與所述第三掩膜版的所述第一暴露區直邊平行，所述第二掩膜版的所述第二線條相交于所述第三掩膜版的所述第一暴露區直邊和所述第二暴露區直邊，以使所述內圍陣列具有貼近于所述第二暴露區直邊的波浪型邊界，以及貼近于所述第一暴露區直邊的直線型邊界。

5.如權利要求4所述的組合掩膜版，其特征在于，在所述第一掩膜版、所述第二掩膜版和所述第三掩膜版相互疊加時，所述第三掩膜版的所述第一暴露區直邊和所述第二暴露區直邊均設置在所述內圍陣列的外周圍，并均與所述第二線條中從所述內圍陣列延伸出的部分相交，以界定出所述邊緣分格在所述內圍陣列的外周圍上。

6.如權利要求5所述的組合掩膜版，其特征在于，所述第三掩膜版的所述第一暴露區直邊與最靠近的所述第一線條之間的寬度尺寸大于相鄰兩條所述第一線條之間的寬度尺寸，以在垂直于所述第一暴露區直邊的方向上，使靠近所述第一暴露區直邊的邊緣分格的寬度尺寸大于所述第一分格的寬度尺寸。

7.如權利要求5所述的組合掩膜版，其特征在于，在垂直于所述第二暴露區直邊的方向上，靠近所述第二暴露區直邊的邊緣分格的最大寬度尺寸大于所述第一分格的最大寬度尺寸。

8.如權利要求4所述的組合掩膜版，其特征在于，所述第一掩膜版的多條所述第一線條的長度均相等并且小于所述第三掩膜版的所述第一暴露區直邊的長度，以使所述第一線條的兩個端部均對應在所述第三掩膜版的所述矩形暴露區的區域范圍內，并且多條所述第一線條沿著垂直于其長度的方向對齊排布。