[發(fā)明專利]芯片互聯(lián)多應(yīng)用有效映射方法、系統(tǒng)及內(nèi)容尋址存儲(chǔ)器

有效

• 申請(qǐng)?zhí)枺?/td>: 201810353963.8
• 申請(qǐng)日: 2018-04-19
• 公開(kāi)（公告）號(hào): CN108874729B
• 公開(kāi)（公告）日: 2022-04-01
• 發(fā)明（設(shè)計(jì)）人: 歐焱;嚴(yán)明玉;葉笑春;范東睿;張浩
• 申請(qǐng)（專利權(quán)）人: 北京中科睿芯科技集團(tuán)有限公司
• 主分類號(hào): G06F15/78
• 分類號(hào): G06F15/78;G06F3/06;G11C15/04
• 代理公司: 北京科龍寰宇知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11139
• 代理人: 孫皓晨

本發(fā)明公開(kāi)了一種芯片互聯(lián)多應(yīng)用有效映射的方法、系統(tǒng)及內(nèi)容尋址存儲(chǔ)器，其中所述的方法包括：在處理器單元中增加內(nèi)容尋址存儲(chǔ)器，并且在每一個(gè)數(shù)據(jù)分享指令中增加就緒標(biāo)志位，只要就緒標(biāo)志位被置位，該條數(shù)據(jù)的分享指令就可以被執(zhí)行，當(dāng)處理單元從內(nèi)存或者其他的處理單元中獲取數(shù)據(jù)之后，將存儲(chǔ)該數(shù)據(jù)的存儲(chǔ)器的索引作為輸入傳輸?shù)絻?nèi)容尋址存儲(chǔ)器中，得到此數(shù)據(jù)分享指令的就緒標(biāo)志位地址，將該數(shù)據(jù)分享指令的就緒位置位，該指令可發(fā)射執(zhí)行，完成該數(shù)據(jù)的分享操作。該技術(shù)方案對(duì)芯片間數(shù)據(jù)分享的機(jī)制進(jìn)行了優(yōu)化，使芯片之間的數(shù)據(jù)可以靈活、高效的傳輸，傳輸效率和靈活性較傳統(tǒng)的結(jié)構(gòu)有明顯優(yōu)勢(shì)。

技術(shù)領(lǐng)域：

本發(fā)明涉及計(jì)算機(jī)體系結(jié)構(gòu)領(lǐng)域，特別是計(jì)算機(jī)體系結(jié)構(gòu)中芯片互聯(lián)多應(yīng)用有效映射的解決方法，以及其系統(tǒng)結(jié)構(gòu)和內(nèi)容尋址存儲(chǔ)器的設(shè)置。

背景技術(shù)：

隨著E級(jí)數(shù)據(jù)時(shí)代的來(lái)臨，計(jì)算芯片需要處理的數(shù)據(jù)集和數(shù)據(jù)規(guī)模越來(lái)越大，多核處理器結(jié)構(gòu)已經(jīng)成為計(jì)算機(jī)處理大數(shù)據(jù)的主流。在多核處理器結(jié)構(gòu)當(dāng)中，數(shù)據(jù)集被分配在各個(gè)不同的處理器核上，處理器核之間協(xié)同工作，將一個(gè)大的處理任務(wù)切割成為多個(gè)小任務(wù)，處理單元(PE)以細(xì)粒度小規(guī)模處理數(shù)據(jù)，從而完成大數(shù)據(jù)的任務(wù)。然而，由于“摩爾定律”的限制，計(jì)算機(jī)中“存儲(chǔ)墻”所帶來(lái)的限制越來(lái)越大。“存儲(chǔ)墻”是指處理器的時(shí)鐘頻率和性能以超乎想象的速度增長(zhǎng)，但是主存的訪問(wèn)速度主要是DRAM的增長(zhǎng)卻要緩慢的多，從而造成數(shù)據(jù)的傳輸速度遠(yuǎn)低于數(shù)據(jù)的處理速度，導(dǎo)致內(nèi)存帶寬“喂不飽”處理器，限制了計(jì)算芯片處理數(shù)據(jù)的性能。

為了能夠緩解“存儲(chǔ)墻”帶來(lái)的問(wèn)題，提高計(jì)算芯片的處理性能，通常采用的方法是增加數(shù)據(jù)的復(fù)用性，讓數(shù)據(jù)在芯片的片上網(wǎng)絡(luò)盡可能“呆的時(shí)間長(zhǎng)一點(diǎn)”。數(shù)據(jù)可以在處理單元之間流動(dòng)，假設(shè)共享數(shù)據(jù)的發(fā)送方稱之為第一PE，共享數(shù)據(jù)的接收方稱之為第二PE，數(shù)據(jù)一旦從內(nèi)存中被第一PE讀入，數(shù)據(jù)就能夠分享給第二PE，第二PE可以從第一PE中讀取數(shù)據(jù)，就減少了第二PE的訪存次數(shù)，在處理器芯片中片上網(wǎng)絡(luò)的傳輸延遲遠(yuǎn)低于處理單元的訪存延遲，增加數(shù)據(jù)之間的復(fù)用性，一方面能夠降低訪存帶寬的壓力，另一方面也能夠降低數(shù)據(jù)的傳輸延遲，提高處理器芯片的計(jì)算速度。

如圖1所示，在現(xiàn)有的技術(shù)當(dāng)中，不存在指令的就緒位，并且對(duì)于第一PE而言，每條數(shù)據(jù)獲取的指令(這里的指令既可以指訪存指令，也可以指從其他PE獲取數(shù)據(jù)的指令)從發(fā)射指令到最后真正獲得數(shù)據(jù)的時(shí)間不確定，如果在一條數(shù)據(jù)獲取指令發(fā)射之后就緊接著數(shù)據(jù)的分享指令(數(shù)據(jù)分享指令是指將該數(shù)據(jù)分享給其他的PE，這里的數(shù)據(jù)獲取指令與數(shù)據(jù)分享指令指的都是以一個(gè)數(shù)據(jù)的分享指令)，由于數(shù)據(jù)的獲取需要的時(shí)間長(zhǎng)且不固定，指令與流水線就會(huì)一直等待，造成計(jì)算資源的浪費(fèi)，所以一般都會(huì)等待所有的數(shù)據(jù)獲取指令的發(fā)射之后(數(shù)據(jù)不一定到來(lái))，再執(zhí)行數(shù)據(jù)分享指令，這樣能夠通過(guò)多拍指令的發(fā)射掩蓋數(shù)據(jù)到來(lái)的延遲。

但是以上這種方法的問(wèn)題在于，若不同的數(shù)據(jù)從數(shù)據(jù)獲取指令發(fā)射到該數(shù)據(jù)的到來(lái)時(shí)間是不同的，并且完全有可能后發(fā)射的數(shù)據(jù)獲取指令的數(shù)據(jù)先到來(lái)，那么由于指令執(zhí)行的順序性，也只能等待所有的數(shù)據(jù)獲取指令發(fā)射完畢之后再執(zhí)行，這就增加了部分?jǐn)?shù)據(jù)的等待時(shí)間，降低了數(shù)據(jù)分享的效率和速度。

基于以上存在的問(wèn)題，傳統(tǒng)的同步的方法做數(shù)據(jù)的分享效率低，只能夠在所有的數(shù)據(jù)都讀取完成之后才能夠進(jìn)行數(shù)據(jù)的分享操作，在不同程度造成了資源的浪費(fèi)。需要一種能夠?qū)υL存之后的數(shù)據(jù)進(jìn)行及時(shí)分享的方法，在不需要同步的情況下，靈活地對(duì)數(shù)據(jù)進(jìn)行共享。

發(fā)明內(nèi)容：

針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提出一種芯片互聯(lián)多應(yīng)用有效映射的方法，能夠支持芯片之間數(shù)據(jù)的共享傳輸。具體而言，本發(fā)明提供了以下的技術(shù)方案：

首先，本發(fā)明提供了一種芯片互聯(lián)多應(yīng)用有效映射方法，所述方法包括：

在處理單元的數(shù)據(jù)分享指令中，設(shè)置就緒標(biāo)志位；

在所述處理單元中設(shè)置內(nèi)容尋址存儲(chǔ)器，所述內(nèi)容尋址存儲(chǔ)器通過(guò)寫(xiě)入所述內(nèi)容尋址存儲(chǔ)器的數(shù)據(jù)，返回與端口數(shù)據(jù)相同的所有內(nèi)部數(shù)據(jù)的地址；