[發明專利]SOI襯底、半導體器件及其形成方法

有效

• 申請號: 201810343686.2
• 申請日: 2018-04-17
• 公開（公告）號: CN108682649B
• 公開（公告）日: 2021-02-05
• 發明（設計）人: 陳達
• 申請（專利權）人: 中芯集成電路（寧波）有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L29/06
• 代理公司: 北京思創大成知識產權代理有限公司 11614
• 代理人: 張清芳

1.一種SOI襯底的形成方法，其特征在于，包括：

提供第一硅襯底，所述第一硅襯底具有隱埋的氫注入層；

對所述第一硅襯底的第一表面進行刻蝕以形成凹陷區域，所述凹陷區域位于有源區，且與所述凹陷區域底部相對的所述第一硅襯底的尺寸至少能夠包圍一個MOS管及MOS管外周可向所述凹陷區域填充石墨材料的至少一個孔，所述刻蝕未到達所述氫注入層；

對所述第一硅襯底的所述第一表面與第二硅襯底的氧化層表面進行鍵合，所述第二硅襯底包括底硅層和位于所述底硅層上方的氧化層；

對所述氫注入層執行退火操作以剝離所述第一硅襯底中未鍵合一側的硅層，所述第一硅襯底中與所述第二硅襯底的氧化層表面鍵合的一側的硅層作為所述SOI襯底的頂層硅。

2.根據權利要求1所述的形成方法，其特征在于，提供第一硅襯底包括：

提供第一硅片；

在室溫下，在所述第一硅片的第一表面注入氫離子，以形成具有隱埋的氫注入層的所述第一硅襯底，所述第一硅片的第一表面即為所述第一硅襯底的第一表面。

3.根據權利要求2所述的形成方法，其特征在于，在所述第一硅片的第一表面注入氫離子之前，還包括：

在室溫下，對所述第一硅片的所述第一表面進行熱氧化，以在所述第一硅片的第一表面形成氧化層。

4.根據權利要求1所述的形成方法，其特征在于，在進行鍵合之前，還包括：

提供第二硅片；

在室溫下，對所述第二硅片的上表面進行熱氧化，以在所述第二硅片的上表面形成所述氧化層。

5.根據權利要求1所述的形成方法，其特征在于，在剝離之后，還包括：

對鍵合接觸面執行高溫退火操作，以增強所述第一硅襯底和所述第二硅襯底的鍵合力度。

6.根據權利要求1所述的形成方法，其特征在于，在剝離之后，還包括：

在剝離后所暴露出的表面上生長外延層，以增加所述頂層硅的厚度。

7.根據權利要求1或6所述的形成方法，其特征在于，所形成的SOI襯底中，所述頂層硅的整體厚度為1.5um～10um，其中位于所述凹陷區域上方的硅層厚度在1um以上。

8.根據權利要求1所述的形成方法，其特征在于，所形成的SOI襯底中，所述頂層硅的整體厚度為100nm～500nm，所述凹陷區域的深度為1nm～10nm。

9.一種SOI襯底，其特征在于，包括：

底硅層；

位于所述底硅層上方的氧化層；

位于所述氧化層上方的頂層硅，所述頂層硅與所述氧化層的接觸面上存在凹陷區域，所述凹陷區域位于有源區，且與所述凹陷區域相對的所述頂層硅的尺寸至少能夠包圍一個MOS管及MOS管外周可向所述凹陷區域填充石墨材料的至少一個孔。

10.根據權利要求9所述的SOI襯底，其特征在于：

所述頂層硅的整體厚度為1.5um～10um，其中，位于所述凹陷區域上方的硅層厚度在1um以上。

11.根據權利要求9所述的SOI襯底，其特征在于：

所述頂層硅的整體厚度為100nm～500nm，所述凹陷區域的深度為1nm～10nm。

12.一種半導體器件的形成方法，其特征在于，包括：

提供如權利要求9-11中任意一者所述的SOI襯底；

在所述頂層硅中形成隔離結構以隔離有源區；

形成柵極結構，所述柵極結構包括：在所述頂層硅上方的柵極，位于所述柵極兩側頂層硅中的源區和漏區；

形成覆蓋所述頂層硅、所述柵極結構的層間電介質層；

在所述凹陷區域上方形成貫穿所述層間電介質層和所述頂層硅的孔，所述孔至少位于所述柵極結構與相鄰的兩所述隔離結構其中之一之間；

在所述凹陷區域形成石墨層以及在所述孔中形成石墨柱。