[發明專利]半導體器件及其制造方法

有效

• 申請號: 201810341694.3
• 申請日: 2018-04-17
• 公開（公告）號: CN109273447B
• 公開（公告）日: 2023-07-25
• 發明（設計）人: 崔康植
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H10B41/30
• 分類號: H10B41/30;H10B41/27;H10B43/30;H10B43/27
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 李輝;劉久亮

1.一種半導體器件，該半導體器件包括：

堆疊結構，所述堆疊結構包括在第一方向上交替地堆疊的水平導電圖案和層間絕緣層；

柵極圖案，所述柵極圖案在所述堆疊結構下方與所述堆疊結構的兩端交疊，所述柵極圖案在與所述第一方向交叉的第二方向上彼此間隔開；以及

溝道圖案，所述溝道圖案包括貫通所述堆疊結構的中心區域的豎直部和設置在所述堆疊結構下方的連接部，所述連接部連接所述豎直部，

其中，所述溝道圖案的所述連接部與所述堆疊結構的所述中心區域交疊，并且所述柵極圖案沒有插置在所述連接部與所述堆疊結構的所述中心區域之間，并且

其中，所述溝道圖案的所述連接部與所述堆疊結構的所述兩端交疊，并且所述柵極圖案插置在所述連接部與所述堆疊結構的所述兩端之間。

2.根據權利要求1所述的半導體器件，其中，所述柵極圖案由與所述水平導電圖案的導電材料不同的導電材料形成。

3.根據權利要求1所述的半導體器件，其中，所述柵極圖案中的每一個被形成為在所述第一方向上比所述水平導電圖案中的每一個厚。

4.根據權利要求1所述的半導體器件，該半導體器件還包括：

阱結構，所述阱結構被設置在所述柵極圖案下方，所述阱結構延伸至在所述堆疊結構下方與所述堆疊結構交疊，所述阱結構被設置為在所述第一方向上與所述柵極圖案和所述堆疊結構間隔開，所述阱結構包含第一導電類型摻雜劑；以及

支承柱，所述支承柱支承所述堆疊結構與在所述堆疊結構下方的所述阱結構之間的空間，所述支承柱比所述柵極圖案朝向所述阱結構延伸得更長。

5.根據權利要求4所述的半導體器件，其中，所述溝道圖案的所述連接部具有一體結構，該一體結構：

從所述溝道圖案的所述豎直部起沿著所述堆疊結構的底表面延伸；

從沿著所述堆疊結構的底表面的部分起沿著所述支承柱的側壁和所述柵極圖案的側壁延伸；

從沿著所述柵極圖案的側壁的部分起沿著所述柵極圖案的底表面延伸；并且

從沿著所述支承柱的側壁的部分起沿著所述阱結構的頂表面延伸。

6.根據權利要求5所述的半導體器件，其中，與所述第一導電類型摻雜劑不同的第二導電類型摻雜劑散布在所述溝道圖案的沿著所述柵極圖案的底表面延伸的所述連接部的內部。

7.根據權利要求6所述的半導體器件，其中，所述第一導電類型摻雜劑是p型摻雜劑，并且

所述第二導電類型摻雜劑是n型摻雜劑。

8.根據權利要求5所述的半導體器件，其中，所述溝道圖案的所述連接部的沿著所述柵極圖案的底表面延伸的部分被限定為第一端部，

其中，所述第一端部比所述堆疊結構的側壁和所述柵極圖案的側壁在橫向上更突出。

9.根據權利要求5所述的半導體器件，其中，所述溝道圖案的所述連接部的沿著所述柵極圖案的底表面延伸的部分被限定為第一端部，

其中，所述半導體器件還包括源接觸線，所述源接觸線在所述第一方向上延伸至在與所述第一端部中的每一個直接接觸的同時面對所述堆疊結構的側壁。

10.根據權利要求9所述的半導體器件，其中，所述源接觸線包括：

摻雜硅層，所述摻雜硅層與所述第一端部中的每一個直接接觸，所述摻雜硅層包含與所述第一導電類型摻雜劑不同的第二導電類型摻雜劑；

金屬硅化物層，所述金屬硅化物層被設置在所述摻雜硅層上；以及

金屬層，所述金屬層被設置在所述金屬硅化物層上。

11.根據權利要求9所述的半導體器件，該半導體器件還包括間隔物絕緣層，所述間隔物絕緣層被設置在所述源接觸線與所述堆疊結構之間，所述間隔物絕緣層延伸至覆蓋所述柵極圖案中的每一個的側壁。